回放視頻包含完整課程和 demo 演示；視頻節(jié)點和課程內(nèi)容如下表所示。

現(xiàn)場問答已精簡、整理為文字版并收錄在課件 PPT 中，方便大家快速查閱。

直播問答整理如下，供大家參考。

現(xiàn)場來不及提問、或錯過直播的觀眾可以在后臺留言提問，我們會轉(zhuǎn)給相關(guān)技術(shù)人員進行解答。

也歡迎大家就培訓本身的改進意見給我們留言，我們會根據(jù)大家的反饋調(diào)整今后的培訓計劃。

01

本期內(nèi)容中介紹的功能，Allegro X 24.1 版本是否可用？

答：新版本發(fā)布的新功能在舊版本中不可用。

02

工具能支持的最大的設計規(guī)模是多大？

答：支持“高復雜度單板設計”是 Allegro X Design Platform 的優(yōu)勢之一。

03

PCB 設計集成功能是不是在左側(cè)面板打開文件即可？

答：Allegro X Design Platform 25.1 提供兩種方案給用戶選擇：

用戶可以選擇直接在項目樹中雙擊 PCB 文件，在原理圖界面中打開 PCB；

也可以選擇單獨啟動 Allegro X PCB Designer 來打開 PCB 文件。

04

批注功能內(nèi)網(wǎng)能用嗎？

答：批注功能在內(nèi)網(wǎng)可用，批注數(shù)據(jù)是跟隨設計的。

05

Allegro X PCB System Capture 25.1 怎么繼承 HDL 原理圖庫？

答：關(guān)于這個問題，指路今年3月直播內(nèi)容，或提供有相應的指導書，點擊相應文字跳轉(zhuǎn)閱讀。

06

新庫 SnapMagic 的集成，是下載好的內(nèi)容，還是在線調(diào)用數(shù)據(jù)呢？新庫中可以把自己常用的器件信息也錄入，方便后面再次使用？

答：SnapMagic 庫是第三方庫，可從 Allegro X PCB System Capture 中直接調(diào)用。自己常用的庫可以作為本地庫使用。

07

Allegro X PCB System Capture 支持導入第三方庫嗎？

答：Allegro X PCB System Capture 可以配置本地庫用于原理圖設計。如果需要具體支持，可以和 AE 或郵箱 china_crc@cadence.com 進一步聯(lián)系。

08

Allegro X PCB System Capture 的元器件數(shù)據(jù)庫支持 MySQL 嗎？或者還支持別的什么類型嗎？比如 SQL server 等。

答：在 OrCAD CIS 模式下，Allegro X PCB System Capture 支持 MySQL 數(shù)據(jù)庫。EDM 和 AXML 模式下，工具采用中心化庫管理方案。請關(guān)注我們后面的直播，有一期內(nèi)容專門介紹庫管理方案。

09

做電源分析時，是否需要提前把板層、板材、銅厚設定好，再去做電源拓撲分析？

答：如果是原理圖設計前或者設計中的分析，無需這些設定，此時分析是為了確定電源方案。如果是針對 PCB 物理設計的分析，板層、銅厚、板材等是需要設定好的。

10

電源拓撲分析必須是在層次原理圖框架下的嗎？

答：電源拓撲分析對“原理圖是否是層次原理圖”沒有要求。

11

電源拓撲分析支持 Powertree 嗎？具體分析什么功能指標，有參照模板或指導的理論數(shù)據(jù)嗎？

答：電源拓撲分析是一個在畫原理圖之前就必須完成的系統(tǒng)性決策過程，它分析的是一張清晰的“供電地圖”：不同的設計，方案不一樣，指標就不一樣，需要根據(jù)實際設計，來明確具體的分析指標。這個分析涉及到多方面理論知識，比如動態(tài)相應、目標阻抗、熱分析理論等等。

12

電源拓撲分析不需要在元器件里面設置模型，參數(shù)？這個仿真能實現(xiàn)仿真結(jié)果和實際測試數(shù)據(jù)的擬合嗎？

答：電源拓撲分析要用到器件參數(shù)。如果需要在設計階段修改參數(shù)，可在器件屬性中進行修改。仿真分析是調(diào)用 Cadence 專業(yè)的分析工具來完成的，仿真結(jié)果可以做到與實測結(jié)果高度擬合，但前提是需要確保精密的模型、方法和校準。

13

演示電源拓撲分析，分析結(jié)果有不通過，不通過的原因是什么，怎么去優(yōu)化分析結(jié)果？

答：電源拓撲分析過程中，不通過的原因需要根據(jù)實際設計來具體分析。本次用于演示的示例中不通過的原因是：預估的電壓值未達到器件正常工作的電壓值。改進方法可以考慮修改電源拓撲、更換器件、調(diào)整電源方案等。

14

可以講 IR Drop 和 PDN 的部分功能嗎？仿真精度怎么樣？

答：IR Drop 和 PDN 兩部分內(nèi)容在我們系列課程的規(guī)劃中，請關(guān)注后續(xù)課程宣傳。

仿真精度受到幾何模型、器件模型、仿真設置等因素的影響，需要具體設計具體分析。

15

目標阻抗這個值是怎么來的，有標準嗎？

答：目標阻抗的定義是：在最高瞬態(tài)電流變化下，為維持電壓穩(wěn)定在容限內(nèi)，整個 PDN 所允許的最大阻抗。

計算公式：負載芯片的電壓容限/負載芯片的瞬態(tài)電流變化。

不同場景下，計算方法基于公式細化。詳細內(nèi)容可點擊文字跳轉(zhuǎn)閱讀。

16

去耦電容的分析，可以框選添加和修改電容嗎？電容太多，一個個加進去修改就太麻煩了。

答：如圖所示，添加一種類型的電容后，調(diào)整電容個數(shù)即可，無需逐個添加。

17

在進行 bypass 電容仿真的時候，可以加入電容的 S參數(shù)嗎？

答：無需手動加入電容的 S參數(shù)，工具會自動處理。用戶只需要定義性能指標、提供可用資源，解讀優(yōu)化結(jié)果。

18

以前是通過導網(wǎng)表形式，將設計傳遞到 PCB 設計環(huán)境中去，現(xiàn)在可以直接導出到 PCB 環(huán)境，這個功能功能帶來了什么便捷呢？

答：新增“直接輸出到 PCB 設計環(huán)境”可避免重復切換設計窗口，無需執(zhí)行導入/導出網(wǎng)表的指令，可提升設計效率。?

19

原理圖輸出是否需要保證網(wǎng)表沒有異常？ 如果工程師設計不規(guī)范，原理圖網(wǎng)表存在問題，還能導入成功？

答：邏輯上來說，肯定是原理圖設計完成后，檢查完畢再輸出。但是，實際設計中，設計可能需要并行進行，中間版本原理圖也可以輸出到下一環(huán)節(jié)，輸出時如果存在影響輸出的報錯，排除即可。

20

Allegro X PCB System Capture 可以做封裝基板設計嗎？

答：可以。用 Allegro X PCB System Capture 繪制原理圖，輸出到下一環(huán)節(jié)時選擇“Package Designer”選項即可。

21

ECAD/MCAD 功能有沒有使用說明？

答：請查閱相關(guān)資料：ECAD/MCAD。