在電子設計領域，高精度模數(shù)轉(zhuǎn)換器（ADC）一直是實現(xiàn)精確數(shù)據(jù)采集的關鍵組件。TI公司的ADS1240和ADS1241作為24位高精度ADC，憑借其出色的性能和豐富的功能，在工業(yè)過程控制、稱重秤、色譜分析等眾多領域得到了廣泛應用。本文將深入剖析這兩款轉(zhuǎn)換器的特點、工作原理及應用實例，為電子工程師們提供全面的技術參考。

文件下載：ads1240.pdf

一、產(chǎn)品概述

ADS1240和ADS1241是具有24位分辨率的高精度、寬動態(tài)范圍的Delta - Sigma模數(shù)轉(zhuǎn)換器，工作電源范圍為2.7V至5.25V。它們具有以下顯著特點：

1. 高精度轉(zhuǎn)換：提供高達24位無丟失碼性能，有效分辨率可達21位（PGA = 1），19位（PGA = 128），積分非線性僅為±0.0015%。
2. 工頻干擾抑制：具備同時抑制50Hz和60Hz干擾的能力，最小抑制比可達 - 90dB，確保在復雜電磁環(huán)境下的穩(wěn)定工作。
3. 可編程增益放大器（PGA）：增益范圍從1到128，可根據(jù)不同的輸入信號幅度靈活調(diào)整，提高轉(zhuǎn)換精度。
4. 單周期穩(wěn)定：采用單周期穩(wěn)定的數(shù)字濾波器，在新通道選擇后的第一次轉(zhuǎn)換即可提供有效數(shù)據(jù)。
5. 多種功能特性：支持片上校準、SPI兼容接口、多達八個輸入通道和數(shù)據(jù)I/O引腳，以及傳感器故障檢測功能。

二、關鍵特性詳解

2.1 輸入多路復用器

輸入多路復用器允許用戶在任意輸入通道上選擇任意組合的差分輸入。ADS1241最多可實現(xiàn)八個單端輸入通道或四個獨立差分輸入通道，而ADS1240最多可實現(xiàn)四個單端輸入通道或兩個獨立差分輸入通道。為了最小化建立誤差，建議在DRDY信號下降沿同步多路復用器的切換。

2.2 故障檢測電流源

通過設置SETUP寄存器中的BOCS位，可激活兩個2μA的故障檢測電流源，分別連接到轉(zhuǎn)換器的正負輸入。當傳感器開路時，正輸入電流源將正輸入拉至正模擬電源，負輸入電流源將負輸入拉至地，轉(zhuǎn)換器輸出滿量程值；當傳感器短路時，由于輸入電位相同，轉(zhuǎn)換器輸出近似為零。

2.3 輸入緩沖器

對于需要高輸入阻抗的系統(tǒng)，ADS1240/41提供了斬波穩(wěn)定的差分FET輸入電壓緩沖器。激活后，輸入阻抗可提高至約5GΩ。緩沖器的輸入范圍約為50mV至$AV_{DD}-$ 1.5V，超出此范圍線性度會下降。緩沖器可通過BUFEN引腳或ACR寄存器中的BUFEN位啟用，啟用時會消耗額外電流，電流大小取決于PGA設置。

2.4 可編程增益放大器（PGA）

PGA可設置為1、2、4、8、16、32、64或128的增益值。使用PGA可以提高ADC的有效分辨率，例如，在5V滿量程信號下，PGA為1時可分辨至1μV；PGA為128且滿量程信號為39mV時，可分辨至75nV。但需要注意的是，當PGA設置高于4時，$AV_{DD}$電流會增加。

2.5 偏移DAC

通過偏移DAC（ODAC）寄存器，可將PGA的輸入偏移半個滿量程輸入范圍。ODAC寄存器為8位值，最高位為符號位，其余7位表示偏移量的大小。使用偏移DAC不會降低ADC的性能。

2.6 調(diào)制器

調(diào)制器是一個單環(huán)二階系統(tǒng)，其時鐘速度（$f{MOD}$）由外部時鐘（$f{OSC}$）分頻得到，分頻比由SETUP寄存器中的SPEED位決定。

2.7 校準功能

ADS1240和ADS1241支持自校準和系統(tǒng)校準兩種方式，可有效減小偏移和增益誤差。自校準通過SELFGCAL、SELFOCAL和SELFCAL命令實現(xiàn)，分別進行增益校準、偏移校準和兩者同時校準；系統(tǒng)校準通過SYSOCAL和SYSGCAL命令實現(xiàn)，可校正內(nèi)部和外部的偏移和增益誤差。校準應在上電、溫度變化或PGA改變后進行，校準期間需禁用ODAC，校準完成后DRDY信號會變低，第一次校準后的數(shù)據(jù)應丟棄。

2.8 外部電壓參考

ADS1240和ADS1241需要外部差分電壓參考，參考電壓由$+VREF$和$-V{REF}$引腳之間的電壓差表示，每個引腳的絕對電壓范圍為AGND至$AV{DD}$。但參考電壓存在一定限制，具體取決于$AV_{DD}$和ACR寄存器中的RANGE位設置。

2.9 時鐘發(fā)生器

時鐘源可以是晶體、振蕩器或外部時鐘。當使用晶體時，需要提供外部電容以確保啟動和穩(wěn)定的時鐘頻率。$X_{OUT}$僅用于外部晶體，不能作為外部電路的時鐘驅(qū)動器。

2.10 數(shù)字濾波器

ADS1240和ADS1241采用1279抽頭線性相位有限脈沖響應（FIR）數(shù)字濾波器，可通過編程實現(xiàn)不同的輸出數(shù)據(jù)速率。當使用2.4576MHz晶體時，可設置為15Hz、7.5Hz或3.75Hz的輸出數(shù)據(jù)速率，此時數(shù)字濾波器可同時抑制50Hz和60Hz干擾。若需要不同的數(shù)據(jù)輸出速率，可使用不同的晶體頻率，但抑制頻率會相應改變。

2.11 數(shù)據(jù)I/O接口

ADS1240有四個引腳，ADS1241有八個引腳，兼具模擬輸入和數(shù)據(jù)I/O的雙重功能。這些引腳由$AV_{DD}$供電，可通過IOCON、DIR和DIO寄存器進行配置。

2.12 串行外設接口（SPI）

采用標準的四線SPI接口（CS、SCLK、$D{IN}$和$D{OUT}$），支持兩種串行時鐘極性（POL引腳）。在通信前，CS輸入必須外部置低，通信期間保持低電平。SCLK為施密特觸發(fā)輸入，用于時鐘$D{IN}$和$D{OUT}$數(shù)據(jù)。POL引腳控制SCLK的極性，決定數(shù)據(jù)在SCLK的上升沿還是下降沿時鐘。

2.13 數(shù)據(jù)就緒DRDY引腳

DRDY線作為狀態(tài)信號，當內(nèi)部數(shù)據(jù)寄存器有新數(shù)據(jù)時，DRDY變低；數(shù)據(jù)讀取完成后，DRDY復位為高。在輸出寄存器更新前，DRDY也會變高，提示此時不應讀取數(shù)據(jù)。通過查詢ACR寄存器的第7位，也可獲取DRDY的狀態(tài)。

2.14 DSYNC操作

可通過DSYNC引腳或DSYNC命令實現(xiàn)同步。使用DSYNC引腳時，數(shù)字電路在DSYNC下降沿復位，DSYNC為低時，串行接口停用；DSYNC變高后，在下一個系統(tǒng)時鐘上升沿實現(xiàn)同步。發(fā)送DSYNC命令時，數(shù)字濾波器在DSYNC命令的最后一個SCLK邊沿復位，調(diào)制器保持復位狀態(tài)，直到檢測到下一個SCLK邊沿，隨后在下一個系統(tǒng)時鐘上升沿實現(xiàn)同步。

2.15 上電電源電壓斜坡速率

上電復位電路設計可適應低至1V/10ms的數(shù)字電源斜坡速率，為確保正常工作，電源應單調(diào)上升。

2.16 復位功能

可通過三種方式將寄存器復位到默認值：置位RESET引腳、發(fā)送RESET命令或在SCLK上施加特殊波形。

三、寄存器與控制命令

3.1 寄存器

ADS1240和ADS1241通過16個寄存器進行配置，包括SETUP、MUX、ACR、ODAC等。每個寄存器的不同位控制著轉(zhuǎn)換器的各種功能，如PGA增益選擇、輸入通道選擇、數(shù)據(jù)格式、時鐘速度等。

3.2 控制命令

通過一系列控制命令可實現(xiàn)對轉(zhuǎn)換器的各種操作，如讀取數(shù)據(jù)（RDATA、RDATAC）、停止連續(xù)讀取（STOPC）、讀取和寫入寄存器（RREG、WREG）、校準（SELFCAL、SELFOCAL、SYSOCAL等）、喚醒和睡眠（WAKEUP、SLEEP）等。

四、應用實例

4.1 通用稱重秤

在通用稱重秤應用中，可將內(nèi)部PGA設置為64或128（取決于稱重傳感器的最大輸出電壓），使稱重傳感器的輸出直接連接到ADS1240的差分輸入。

4.2 高精度稱重秤

在高精度稱重秤應用中，前端差分放大器可幫助最大化動態(tài)范圍，提高測量精度。

五、總結

ADS1240和ADS1241以其高精度、豐富的功能和靈活的配置，為電子工程師在數(shù)據(jù)采集和處理領域提供了強大的工具。通過深入了解其工作原理、寄存器配置和控制命令，工程師們可以根據(jù)具體應用需求，充分發(fā)揮這兩款轉(zhuǎn)換器的優(yōu)勢，設計出更加高效、穩(wěn)定的系統(tǒng)。在實際應用中，還需要注意電源管理、時鐘穩(wěn)定性、電磁兼容性等問題，以確保系統(tǒng)的性能和可靠性。你在使用ADS1240/1241過程中遇到過哪些挑戰(zhàn)呢？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗。