SCAN921025H和SCAN921226H高速LVDS串并轉(zhuǎn)換芯片深度解析

在硬件設(shè)計(jì)領(lǐng)域，高速數(shù)據(jù)傳輸與處理一直是關(guān)鍵挑戰(zhàn)。德州儀器（TI）的SCAN921025H和SCAN921226H芯片，作為10位高速LVDS（低壓差分信號(hào)）串行器和解串器，在高速數(shù)據(jù)傳輸方面表現(xiàn)出色。今天，我們就來深入探討這兩款芯片的特性、工作原理及應(yīng)用要點(diǎn)。

文件下載：scan921226h.pdf

芯片特性亮點(diǎn)

高溫適應(yīng)性

這兩款芯片能夠在高達(dá)125°C的高溫環(huán)境下穩(wěn)定工作，這對(duì)于汽車、工業(yè)、軍事/航空航天等對(duì)溫度要求苛刻的應(yīng)用場(chǎng)景來說至關(guān)重要。想象一下，在汽車發(fā)動(dòng)機(jī)艙這樣高溫的環(huán)境中，芯片依然能正常工作，為汽車電子系統(tǒng)的穩(wěn)定運(yùn)行提供保障。

測(cè)試兼容性

芯片符合IEEE 1149.1（JTAG）標(biāo)準(zhǔn)，并具備全速內(nèi)置自測(cè)試（At - Speed BIST）模式。JTAG標(biāo)準(zhǔn)使得設(shè)計(jì)和測(cè)試工程師可以通過標(biāo)準(zhǔn)的測(cè)試訪問端口（TAP）對(duì)背板或電纜互連進(jìn)行檢測(cè)，驗(yàn)證差分信號(hào)的完整性。而全速BIST模式則允許在全速狀態(tài)下驗(yàn)證串行器和解串器之間的互連情況，大大提高了測(cè)試效率和準(zhǔn)確性。

時(shí)鐘恢復(fù)能力

芯片能夠通過PLL（鎖相環(huán)）從隨機(jī)數(shù)據(jù)模式中恢復(fù)時(shí)鐘，確保每個(gè)數(shù)據(jù)傳輸周期都有信號(hào)轉(zhuǎn)換。這一特性有效消除了時(shí)鐘與數(shù)據(jù)之間以及數(shù)據(jù)與數(shù)據(jù)之間的偏移，提高了數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。

低功耗設(shè)計(jì)

在80MHz時(shí)鐘頻率下，芯片組（發(fā)送器 + 接收器）的功耗典型值小于600mW。這種低功耗設(shè)計(jì)不僅降低了能源消耗，還減少了散熱需求，延長(zhǎng)了芯片的使用壽命。

單差分對(duì)設(shè)計(jì)

采用單差分對(duì)進(jìn)行數(shù)據(jù)傳輸，消除了多通道偏移問題，簡(jiǎn)化了PCB設(shè)計(jì)，同時(shí)減少了電纜、PCB走線數(shù)量和連接器尺寸，從而降低了成本。

高速數(shù)據(jù)傳輸

支持800Mbps的串行總線LVDS數(shù)據(jù)速率（在80MHz時(shí)鐘下），能夠滿足高速數(shù)據(jù)傳輸?shù)男枨蟆?/p>

同步與指示功能

具備同步模式和LOCK指示功能，通過可編程的時(shí)鐘邊沿觸發(fā)，方便用戶進(jìn)行系統(tǒng)同步和狀態(tài)監(jiān)測(cè)。

高阻抗特性

當(dāng)電源關(guān)閉時(shí)，接收器輸入呈現(xiàn)高阻抗?fàn)顟B(tài)，提高了系統(tǒng)的安全性和穩(wěn)定性。

小封裝設(shè)計(jì)

采用49引腳的NFBGA封裝，體積小巧，適合對(duì)空間要求較高的應(yīng)用場(chǎng)景。

芯片工作原理

初始化階段

在數(shù)據(jù)傳輸開始之前，必須對(duì)串行器和解串器進(jìn)行初始化。首先，給串行器和解串器施加電源$V{CC}$，此時(shí)各自的輸出進(jìn)入三態(tài)，片上上電電路禁用內(nèi)部電路。當(dāng)$V{CC}$達(dá)到$V_{CC} OK$（2.5V）時(shí)，每個(gè)設(shè)備中的PLL開始鎖定本地時(shí)鐘。串行器的本地時(shí)鐘是由源ASIC或其他設(shè)備提供的發(fā)送時(shí)鐘（TCLK），解串器則需要在REFCLK引腳施加本地時(shí)鐘。

串行器在PLL鎖定TCLK之前，輸出保持三態(tài)。鎖定TCLK后，串行器根據(jù)SYNC1和SYNC2輸入的電平，準(zhǔn)備發(fā)送數(shù)據(jù)或同步（SYNC）模式。SYNC模式由六個(gè)1和六個(gè)0以輸入時(shí)鐘速率切換組成。解串器的PLL在鎖定輸入的SYNC模式或數(shù)據(jù)時(shí)，LOCK輸出保持高電平。

接下來，解串器的PLL必須與串行器同步，以完成初始化。解串器可以鎖定非重復(fù)數(shù)據(jù)模式，但發(fā)送SYNC模式可以使其在指定時(shí)間內(nèi)鎖定串行器信號(hào)。用戶可以通過控制SYNC1和SYNC2引腳來實(shí)現(xiàn)這一過程，一種推薦的方法是使用LOCK引腳的直接反饋回路。當(dāng)解串器檢測(cè)到Bus LVDS輸入的邊沿轉(zhuǎn)換時(shí)，會(huì)嘗試鎖定嵌入式時(shí)鐘信息。當(dāng)解串器鎖定Bus LVDS時(shí)鐘時(shí)，LOCK輸出將變?yōu)榈碗娖?，此時(shí)解串器的輸出代表輸入的Bus LVDS數(shù)據(jù)。

數(shù)據(jù)傳輸階段

初始化完成后，串行器從輸入DIN0 - DIN9接收數(shù)據(jù)，并使用TCLK輸入鎖存輸入數(shù)據(jù)。TCLK_R/F引腳選擇串行器用于選通輸入數(shù)據(jù)的時(shí)鐘邊沿，高電平選擇上升沿，低電平選擇下降沿。如果SYNC輸入中的任何一個(gè)為高電平持續(xù)5 * TCLK周期，則無論時(shí)鐘邊沿如何，DIN0 - DIN9的數(shù)據(jù)都將被忽略。

在確定使用的時(shí)鐘邊沿后，內(nèi)部會(huì)添加起始位和停止位，對(duì)寄存器中的數(shù)據(jù)位進(jìn)行幀化。起始位始終為高電平，停止位始終為低電平，它們作為串行流中的嵌入式時(shí)鐘位。串行器以12倍TCLK頻率從串行數(shù)據(jù)輸出（DO±）發(fā)送序列化數(shù)據(jù)和時(shí)鐘位（10 + 2位）。例如，當(dāng)TCLK為80MHz時(shí)，串行速率為$80 × 12 = 960$Mbps，而有效數(shù)據(jù)速率為$80 × 10 = 800$Mbps。

解串器與串行器同步后，LOCK引腳為低電平，解串器鎖定嵌入式時(shí)鐘并使用它來恢復(fù)序列化數(shù)據(jù)。當(dāng)LOCK為低電平時(shí)，解串器的輸出（ROUT0 - ROUT9）代表輸入的Bus LVDS數(shù)據(jù)。

重新同步階段

當(dāng)解串器的PLL鎖定嵌入式時(shí)鐘邊沿時(shí)，LOCK引腳輸出低電平。如果解串器失去鎖定，LOCK引腳輸出將變?yōu)楦唠娖?，輸出（包括RCLK）將進(jìn)入三態(tài)。用戶系統(tǒng)可以通過監(jiān)測(cè)LOCK引腳來檢測(cè)同步丟失，并通過脈沖串行器的SYNC1或SYNC2引腳來重新同步。一種推薦的方法是使用LOCK引腳本身提供反饋回路，以控制串行器的同步請(qǐng)求。在需要在特定時(shí)間內(nèi)鎖定的情況下，發(fā)送同步模式進(jìn)行重新同步是理想的選擇，但解串器也可以鎖定隨機(jī)數(shù)據(jù)。

隨機(jī)鎖定初始化和重新同步

前面介紹的初始化和重新同步方法是建立串行器和解串器之間連接的最快方式。然而，SCAN921226H可以在不需要串行器發(fā)送特殊SYNC模式的情況下鎖定數(shù)據(jù)流，這使得它可以在“開環(huán)”應(yīng)用中工作，并且支持熱插入到正在運(yùn)行的背板中。不過，由于鎖定時(shí)間會(huì)因數(shù)據(jù)流特性而異，因此無法準(zhǔn)確預(yù)測(cè)具體的鎖定時(shí)間。

測(cè)試模式

除了通過IEEE 1149.1標(biāo)準(zhǔn)訪問數(shù)字TTL引腳進(jìn)行測(cè)試外，SCAN921025H和SCAN921226H還提供兩種測(cè)試LVDS互連的指令。第一種是EXTEST，它在LVDS電平下實(shí)現(xiàn)，僅作為通過/不通過測(cè)試（例如檢測(cè)電纜是否缺失）。第二種是RUNBIST指令，它是一種“系統(tǒng)速度”互連測(cè)試，在系統(tǒng)時(shí)鐘速度為80MHz時(shí)，大約需要28ms執(zhí)行。RX BIST數(shù)據(jù)寄存器中有兩位用于通知測(cè)試通過/失敗和測(cè)試完成情況，通過表示誤碼率（BER）優(yōu)于$10^{-7}$。

應(yīng)用要點(diǎn)

電源考慮

串行器和解串器采用全CMOS設(shè)計(jì)，本身就是低功耗設(shè)備。此外，Bus LVDS輸出的恒流源特性最小化了傳統(tǒng)CMOS設(shè)計(jì)中速度與$ICC$曲線的斜率，進(jìn)一步降低了功耗。在給解串器上電時(shí)，REFCLK輸入可以在解串器上電之前運(yùn)行，但必須在解串器鎖定輸入數(shù)據(jù)時(shí)運(yùn)行。解串器的輸出將保持三態(tài)，直到檢測(cè)到輸入的數(shù)據(jù)傳輸并鎖定輸入數(shù)據(jù)流。

數(shù)據(jù)傳輸

串行器和解串器上電后，必須相互鎖相才能傳輸數(shù)據(jù)。串行器在SYNC1或SYNC2輸入為高電平時(shí)發(fā)送SYNC模式，解串器的LOCK輸出在鎖定輸入數(shù)據(jù)流之前保持高電平。將解串器的LOCK輸出連接到串行器的一個(gè)SYNC輸入，可以確保發(fā)送足夠的SYNC模式以實(shí)現(xiàn)解串器鎖定。解串器也可以通過上電并利用“隨機(jī)鎖定”電路來鎖定輸入數(shù)據(jù)。當(dāng)解串器的LOCK輸出為低電平時(shí)，輸出（ROUT0 - ROUT9）的數(shù)據(jù)有效，但在數(shù)據(jù)傳輸過程中如果發(fā)生鎖定丟失，可能會(huì)導(dǎo)致數(shù)據(jù)無效。

噪聲容限

解串器的噪聲容限是指解串器能夠容忍的輸入抖動(dòng)（相位噪聲）量，以確保可靠地接收數(shù)據(jù)。各種環(huán)境和系統(tǒng)因素都會(huì)影響噪聲容限，包括串行器的TCLK抖動(dòng)、$V{CC}$噪聲、傳輸介質(zhì)的ISI（碼間干擾）和大$V{CM}$偏移以及解串器的$V_{CC}$噪聲等。

鎖定丟失恢復(fù)

在數(shù)據(jù)傳輸過程中，如果解串器失去鎖定，由于鎖定檢測(cè)電路的延遲，最多可能有3個(gè)周期的先前接收數(shù)據(jù)無效。因此，在解串器重新鎖定輸入數(shù)據(jù)流且LOCK引腳變?yōu)榈碗娖胶?，至少?yīng)懷疑前三個(gè)數(shù)據(jù)周期存在位錯(cuò)誤。解串器可以通過讓串行器重新發(fā)送SYNC模式或隨機(jī)鎖定來重新鎖定輸入數(shù)據(jù)流。

熱插入

所有BLVDS設(shè)備在遵循一定規(guī)則的情況下都支持熱插拔。插入時(shí)，應(yīng)先連接接地引腳，然后是$V{CC}$引腳，最后是I/O引腳；移除時(shí)，應(yīng)先拔掉I/O引腳，然后是$V{CC}$引腳，最后是接地引腳。

PCB設(shè)計(jì)

Bus LVDS串行器和解串器應(yīng)盡可能靠近邊緣連接器放置。在多個(gè)解串器應(yīng)用中，解串器到插槽連接器的距離對(duì)驅(qū)動(dòng)背板走線的串行器來說相當(dāng)于一個(gè)短截線。較長(zhǎng)的短截線會(huì)降低總線阻抗，增加串行器的負(fù)載，并降低解串器的閾值裕度。因此，解串器設(shè)備應(yīng)放置在距離插槽連接器小于一英寸的位置，以確保信號(hào)完整性。

傳輸介質(zhì)

串行器和解串器可以用于背板的點(diǎn)對(duì)點(diǎn)配置、通過PCB走線或雙絞線電纜進(jìn)行數(shù)據(jù)傳輸。在點(diǎn)對(duì)點(diǎn)配置中，傳輸介質(zhì)只需在接收器端進(jìn)行端接。同時(shí)，需要考慮串行器和解串器接地電平偏移的可能性，以及Bus LVDS在接收器輸入處提供的$+/- 1.2V$共模范圍。

故障安全偏置

SCAN921226H的輸入閾值靈敏度提高到$+/- 50mV$，相比DS92LV1210或DS92LV1212的$+/- 100mV$有了顯著提升。然而，在接收器輸入未被主動(dòng)驅(qū)動(dòng)的情況下，這種高靈敏度可能會(huì)拾取噪聲并導(dǎo)致意外鎖定。為防止這種情況發(fā)生，可以在接收器電路板上添加外部電阻，通常將非反相接收器輸入上拉，反相接收器輸入下拉，通過終止電阻提供電流路徑，為接收器輸入提供偏置。

信號(hào)質(zhì)量驗(yàn)證

通過參數(shù)$t{DJIT}$（確定性抖動(dòng)）和$t{RNM}$（理想噪聲裕度）可以驗(yàn)證信號(hào)質(zhì)量。$t{RNM}$是指解串器為確保正確采樣所需的輸入抖動(dòng)量，它受到串行器的TCLK抖動(dòng)、$V{CC}$噪聲、傳輸介質(zhì)的ISI和大$V{CM}$偏移以及解串器的$V{CC}$噪聲等因素的影響。

引腳說明

串行器引腳

解串器引腳

總結(jié)

SCAN921025H和SCAN921226H芯片憑借其豐富的特性和出色的性能，在高速數(shù)據(jù)傳輸領(lǐng)域具有廣泛的應(yīng)用前景。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的系統(tǒng)需求，合理選擇芯片的工作模式和參數(shù)，同時(shí)注意電源、PCB設(shè)計(jì)、信號(hào)完整性等方面的問題，以確保系統(tǒng)的穩(wěn)定運(yùn)行。希望通過本文的介紹，能幫助大家更好地理解和應(yīng)用這兩款芯片。你在使用類似芯片的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。