深入解析SN65LVDS109與SN65LVDS117：高性能LVDS重復(fù)器的卓越之選

在電子設(shè)計領(lǐng)域，數(shù)據(jù)傳輸?shù)母咝?、穩(wěn)定性和低功耗一直是工程師們追求的目標(biāo)。今天，我們將深入探討德州儀器（TI）的兩款LVDS重復(fù)器——SN65LVDS109和SN65LVDS117，它們在數(shù)據(jù)傳輸方面展現(xiàn)出了卓越的性能。

文件下載：sn65lvds117.pdf

核心特性：為高效數(shù)據(jù)傳輸而生

精準(zhǔn)的數(shù)據(jù)傳輸

這兩款器件適用于點對點或點對多點的基帶數(shù)據(jù)傳輸，傳輸介質(zhì)可以是印刷電路板走線、背板或電纜，阻抗約為100Ω。大量集成在同一硅基板上的驅(qū)動器，結(jié)合平衡信號的低脈沖偏斜特性，能夠?qū)崿F(xiàn)輸入信號的精確時序?qū)R，這對于系統(tǒng)時鐘和數(shù)據(jù)分配樹的實現(xiàn)尤為重要。

高速率與低功耗

它們能夠滿足或超越ANSI EIA/TIA - 644標(biāo)準(zhǔn)，典型數(shù)據(jù)信號速率可達(dá)400 Mbps，時鐘頻率可達(dá)400 MHz。采用低電壓差分信號（LVDS）技術(shù)，典型輸出電壓為350 mV，負(fù)載為100Ω，有效降低了功耗。

寬溫度范圍與兼容性

工作溫度范圍為 - 40°C至85°C，具有良好的環(huán)境適應(yīng)性。并且與LVDS、PECL、LVPECL、LVTTL、LVCMOS、GTL、BTL、CTT、SSTL或HSTL等輸出電平兼容，通過外部終端網(wǎng)絡(luò)即可實現(xiàn)連接。

低延遲與低功耗

傳播延遲輸出偏斜小于550 ps，組間偏斜小于150 ps，器件間偏斜小于1.5 ns，確保了信號的同步性。在所有端口啟用且驅(qū)動輸出頻率為200 MHz時，總功耗通常小于500 mW。當(dāng)禁用或Vcc < 1.5 V時，驅(qū)動器輸出或接收器輸入呈高阻抗?fàn)顟B(tài)，進一步降低了功耗。同時，總線引腳的ESD保護超過12 kV，增強了器件的可靠性。

功能結(jié)構(gòu)：雙銀行架構(gòu)設(shè)計

SN65LVDS109和SN65LVDS117采用雙相同銀行配置，每個銀行有一個差分線路接收器連接到四個（SN65LVDS109）或八個（SN65LVDS117）差分線路驅(qū)動器。輸出成對排列，每個輸出對都有獨立的使能控制，還有一個全局使能用于控制所有輸出，這種設(shè)計提供了靈活的控制方式。

電氣特性：穩(wěn)定可靠的性能保障

輸入輸出特性

在推薦的工作條件下，輸入電壓閾值、差分輸出電壓幅度、穩(wěn)態(tài)共模輸出電壓等參數(shù)都有明確的規(guī)定。例如，正向差分輸入電壓閾值為±100 mV，差分輸出電壓幅度在247 - 454 mV之間。

電流特性

不同工作狀態(tài)下的電源電流也有詳細(xì)的說明。SN65LVDS109啟用時電源電流為46 - 64 mA，禁用時為6 - 8 mA；SN65LVDS117啟用時為85 - 122 mA，禁用時為6 - 8 mA。

電容特性

輸入電容（A或B輸入）約為5 pF，輸出電容（Y或Z輸出）約為9.4 pF，這些參數(shù)對于電路的設(shè)計和性能評估非常重要。

開關(guān)特性：高速切換的關(guān)鍵指標(biāo)

傳播延遲與上升下降時間

傳播延遲時間（tPLH和tPHL）在1.6 - 4.5 ns之間，差分輸出信號的上升時間（tr）和下降時間（tf）在0.3 - 1.2 ns之間，確保了信號的快速切換。

偏斜特性

脈沖偏斜（tsk(p)）在140 - 500 ps之間，輸出偏斜（tsk(o)）在100 - 550 ps之間，組間偏斜（tsk(b)）在40 - 150 ps之間，器件間偏斜（tsk(pp)）小于1.5 ns，保證了信號的同步性。

應(yīng)用信息：多場景的解決方案

故障安全機制

在差分信號應(yīng)用中，當(dāng)信號對沒有差分電壓時，系統(tǒng)的響應(yīng)是一個常見問題。TI的LVDS接收器在輸入開路時，會通過300 kΩ電阻將信號對的每條線拉向Vcc，利用與門檢測這種情況并強制輸出為高電平，實現(xiàn)了故障安全功能。

時鐘分配

這兩款器件解決了時鐘和數(shù)據(jù)信號分配中常見的問題，如信號間的過度偏斜、長信號路徑的噪聲拾取、高功耗、信號路徑的啟用或禁用控制以及未端接線的輻射消除等。將兩個相關(guān)信號在同一硅芯片上進行緩沖和分割，可最大程度減少信號間時序關(guān)系的損壞。

輸入電平轉(zhuǎn)換

LVDS接收器可以接收各種其他類型的邏輯信號，文檔中給出了SSTL、HSTL、GTL、BTL、LVPECL、PECL、CMOS和TTL等的終端電路示例，為不同電平信號的接收提供了便利。

封裝與包裝信息：多樣化的選擇

提供了多種封裝選項，如38引腳的DBT封裝和64引腳的DGG封裝。包裝形式包括管裝和帶盤裝，滿足不同的生產(chǎn)和使用需求。同時，文檔中還給出了封裝的尺寸、溫度范圍、引腳數(shù)量等詳細(xì)信息，方便工程師進行設(shè)計和選型。

SN65LVDS109和SN65LVDS117以其卓越的性能、靈活的功能和多樣化的應(yīng)用場景，成為了電子工程師在數(shù)據(jù)傳輸設(shè)計中的理想選擇。在實際應(yīng)用中，我們需要根據(jù)具體的需求和場景，合理選擇器件和設(shè)計電路，以充分發(fā)揮它們的優(yōu)勢。大家在使用這兩款器件的過程中，有沒有遇到過什么有趣的問題或者獨特的應(yīng)用案例呢？歡迎在評論區(qū)分享交流。