高效能計算核心：三相交錯并聯(lián)LLC拓撲發(fā)展趨勢與SiC MOSFET在AI算力電源中的深度賦能

BASiC Semiconductor基本半導體一級代理商傾佳電子（Changer Tech）是一家專注于功率半導體和新能源汽車連接器的分銷商。主要服務于中國工業(yè)電源、電力電子設備和新能源汽車產業(yè)鏈。傾佳電子聚焦于新能源、交通電動化和數(shù)字化轉型三大方向，代理并力推BASiC基本半導體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅動板等功率半導體器件以及新能源汽車連接器。?

傾佳電子楊茜致力于推動國產SiC碳化硅模塊在電力電子應用中全面取代進口IGBT模塊，助力電力電子行業(yè)自主可控和產業(yè)升級！

傾佳電子楊茜咬住SiC碳化硅MOSFET功率器件三個必然，勇立功率半導體器件變革潮頭：

傾佳電子楊茜咬住SiC碳化硅MOSFET模塊全面取代IGBT模塊和IPM模塊的必然趨勢！

傾佳電子楊茜咬住SiC碳化硅MOSFET單管全面取代IGBT單管和大于650V的高壓硅MOSFET的必然趨勢！

傾佳電子楊茜咬住650V SiC碳化硅MOSFET單管全面取代SJ超結MOSFET和高壓GaN 器件的必然趨勢！

1. 緒論：AI算力時代的能源變革與電源挑戰(zhàn)

隨著生成式人工智能（Generative AI）、大語言模型（LLM）以及高性能計算（HPC）的爆發(fā)式增長，全球數(shù)據中心的算力需求正在經歷一場前所未有的指數(shù)級躍遷。這場算力革命的背后，是一場更為嚴峻的能源與熱管理挑戰(zhàn)。傳統(tǒng)的服務器電源架構，曾長期服務于以CPU為中心的通用計算場景，如今在面對以GPU和專用AI加速器為核心的高密度計算集群時，正顯露出效率、功率密度和熱管理的瓶頸。

1.1 從千瓦到兆瓦：AI集群的功率密度躍升

在過去十年中，標準服務器機架的功率密度通常維持在5kW至10kW之間。然而，隨著NVIDIA H100、Blackwell架構以及未來Rubin架構等高性能GPU的引入，單芯片功耗已突破700W甚至1000W大關。對于由數(shù)千張GPU組成的AI訓練集群，單機架功率密度正迅速攀升至40kW、100kW，甚至在液冷技術的加持下向1MW邁進 。

這種功率密度的急劇提升對電源供應單元（PSU）提出了極其苛刻的要求。在有限的機架空間內（通常不增加占地面積），PSU不僅需要提供成倍增長的功率輸出，還必須保持極高的轉換效率。在100kW的機架中，即便電源效率高達97%，剩余3%的損耗也意味著3kW的熱量產生——這相當于三臺家用電熱爐在機柜內部持續(xù)全功率運行。因此，提升電源轉換效率不再僅僅是節(jié)能的環(huán)?？谔枺潜Ｕ螦I集群穩(wěn)定運行、降低散熱成本（TCO）的生存基石。

1.2 架構演進：從12V到48V/54V與高壓直流（HVDC）

為了應對電流急劇增加帶來的配電損耗（Ploss?=I2R），數(shù)據中心電源架構正在經歷深刻的變革。傳統(tǒng)的12V中間總線架構在面對AI服務器數(shù)百安培的電流需求時，銅排損耗和連接器應力已變得不可接受。Open Compute Project (OCP) 推出的Open Rack v3 (ORv3) 標準，明確將機架母線電壓提升至48V或54V，這一改變理論上將配電損耗降低了16倍 。

在輸入端，為了進一步提升端到端效率，行業(yè)正在探索從傳統(tǒng)的交流輸入向高壓直流（HVDC）輸入過渡，例如400VDC甚至800VDC架構。這種架構消除了機架層面的AC-DC整流環(huán)節(jié)，或者允許PSU在更高的直流電壓下工作，從而提升整體能效。在這一背景下，DC-DC轉換級的性能成為了決定系統(tǒng)整體效率的關鍵短板 。

1.3 99%效率的終極目標

面對極為嚴苛的能效要求，行業(yè)標準如80 PLUS Titanium規(guī)定了96%的半載效率。然而，為了滿足AI數(shù)據中心的極致需求，電源設計工程師們正在向97.5%、98%乃至99%的峰值效率發(fā)起沖擊。實現(xiàn)這一目標，僅靠傳統(tǒng)的硅（Si）基功率器件和硬開關拓撲已難以為繼。必須引入寬禁帶（WBG）半導體材料——特別是碳化硅（SiC）MOSFET，并結合先進的軟開關拓撲結構。

在此背景下，三相交錯并聯(lián)LLC（Three-Phase Interleaved LLC）諧振轉換器拓撲，憑借其天然的紋波抵消特性、自動均流能力和極高的功率密度潛力，成為了AI算力電源DC-DC級的首選方案。結合基本半導體（Basic Semiconductor）等廠商推出的先進SiC MOSFET技術，這一拓撲正在重新定義高性能電源的標準。

2. 三相交錯并聯(lián)LLC拓撲：原理、優(yōu)勢與技術演進

LLC諧振轉換器因其能夠在全負載范圍內實現(xiàn)原邊零電壓開通（ZVS）和副邊零電流關斷（ZCS），長期以來一直是高效電源的核心拓撲。然而，單相LLC在處理大功率（>3kW）時面臨著諧振電流有效值（RMS）大、輸出紋波電流高、變壓器體積龐大等局限。三相交錯并聯(lián)LLC拓撲應運而生，它通過巧妙的相位控制和磁路設計，完美解決了這些痛點。

2.1 三相交錯運行的基本原理

三相交錯并聯(lián)LLC本質上是將三個獨立的半橋或全橋LLC諧振單元并聯(lián)，但在控制上對驅動信號施加120°（2π/3）的相移。也就是A相、B相、C相的開關動作在時間軸上依次錯開三分之一的開關周期 。

2.1.1 紋波抵消效應（Ripple Cancellation）

這是三相交錯拓撲最核心的優(yōu)勢。在單相LLC中，輸出整流電流呈現(xiàn)為兩倍開關頻率（2fsw?）的脈動波形，且在半個周期內歸零，導致巨大的交流紋波分量流向輸出電容。這不僅要求使用大容量的電解電容或大量的陶瓷電容來吸收紋波，還會導致電容發(fā)熱，影響系統(tǒng)壽命。

在三相交錯系統(tǒng)中，總輸出電流Itotal?(t)是三相電流之和：

Itotal?(t)=ia?(t)+ib?(t?Ts?/3)+ic?(t?2Ts?/3)

由于各相電流波形之間存在120°的相位差，其基波和低次諧波分量在匯流點相互抵消。數(shù)學分析表明，總輸出電流的紋波頻率提升至開關頻率的6倍（6fsw?），而紋波幅值大幅下降。這種“紋波交錯抵消”效應使得設計者可以使用極小容量的輸出電容，甚至僅靠陶瓷電容即可滿足紋波電壓要求，從而顯著提升了功率密度并延長了電源壽命 。

2.1.2 熱分布與RMS電流降低

在單機架功率高達5.5kW至12kW的AI電源中，單相處理全部電流會導致功率器件和磁性元件承受極高的熱應力。三相交錯結構將總功率三分流，每相僅承擔1/3的功率。由于導通損耗與電流的平方成正比（P=I2R），分散電流可以有效降低局部的熱點溫度。更重要的是，這種分布式的熱源設計更利于散熱系統(tǒng)的布局，無論是風冷還是液冷，都能獲得更均勻的溫度場 。

2.2 諧振腔的連接方式：星型（Y）與三角形（Δ）

三相LLC并非簡單的三個模塊并聯(lián)，其原邊諧振腔的連接方式決定了系統(tǒng)的均流特性和控制復雜度。

2.2.1 星型（Y）連接與自動均流

最常見的連接方式是原邊諧振腔（或變壓器原邊繞組）呈Y型連接，且中性點懸空。根據基爾霍夫電流定律（KCL），流入中性點的電流之和必須為零：

ia?+ib?+ic?=0

這一物理約束強制三相電流必須保持平衡。如果某一相的諧振參數(shù)（如Lr?,Cr?）與其他相存在偏差導致電流試圖增大，中性點電位會自動發(fā)生漂移（Neutral Point Shift），從而抑制該相電流的增加并提升其他相的電流，直至達到新的平衡。這種**固有的自動均流（Automatic Current Sharing）**機制是三相LLC相對于簡單并聯(lián)LLC的巨大優(yōu)勢，它極大地簡化了控制算法，無需復雜的逐相電流控制環(huán)路即可保證三相功率的均衡 。

2.2.2 三角形（Δ）連接

三角形連接通常用于對電壓增益有特殊要求的場合。雖然Δ連接在某些工況下能提供更高的輸出電壓能力，但它缺乏Y型連接的強制均流特性，且容易在閉合回路中產生環(huán)流（Circulating Current），特別是在三相參數(shù)不完全一致時。因此，在追求高可靠性和簡化控制的AI服務器電源中，Y型連接更為普遍 。

2.3 磁集成技術（Integrated Magnetics）

為了進一步提升功率密度，三相LLC通常采用磁集成技術。傳統(tǒng)的單相LLC需要獨立的諧振電感和變壓器。而在三相系統(tǒng)中，可以利用三相磁通在時間上的相位差，將三個變壓器集成到一個磁芯結構中（例如E-E core的三個柱）。在中心柱或磁軛部分，三相磁通相互抵消，從而減小了磁芯截面積和磁損耗。

“矩陣變壓器”（Matrix Transformer）是近年來的技術熱點。它將變壓器分散為多個主要通過PCB繞組實現(xiàn)的小型變壓器單元，通過原邊串聯(lián)、副邊并聯(lián)的方式組合。這種結構非常適合扁平化的ORv3電源設計，能夠利用PCB繞組實現(xiàn)高度一致的參數(shù)控制，進一步增強三相LLC的均流效果，并極大地降低了變壓器的高度，適應1U甚至更薄的服務器機箱 。

2.4 控制策略的演進

雖然三相LLC具有自動均流特性，但在極高效率要求下（>98%），微小的參數(shù)差異仍可能導致效率下降?，F(xiàn)代控制策略已從模擬轉向全數(shù)字控制（Digital Control）。利用高性能MCU（如ST STM32G4或TI C2000系列），可以實施更復雜的控制算法：

切相控制（Phase Shedding）： 在輕載時，關閉其中一相或兩相，使剩余相工作在更高效率的負載點，從而解決LLC在輕載下效率通過循環(huán)能量損耗降低的問題 。

自適應死區(qū)時間控制： 根據負載電流實時調整死區(qū)時間，確保在所有工況下實現(xiàn)ZVS，同時最小化體二極管導通時間。

同步整流（SR）精準控制： 在三相交錯中，SR信號的生成需要精確的相位控制，數(shù)字控制器可以基于感測到的原邊電流過零點，精準生成互補的SR驅動信號 。

3. 碳化硅（SiC）MOSFET：突破硅基極限的關鍵賦能者

三相交錯并聯(lián)LLC拓撲雖然在理論上具有諸多優(yōu)勢，但要實現(xiàn)99%的轉換效率，物理層面的器件性能至關重要。傳統(tǒng)的硅基超結（Superjunction）MOSFET在開關速度、反向恢復特性和高溫性能上已逼近物理極限，難以滿足AI算力電源對高頻、高壓和高密度的需求。碳化硅（SiC）作為第三代寬禁帶半導體，以其卓越的物理特性成為了這一領域的破局者。

3.1 寬禁帶材料的物理優(yōu)勢

SiC的禁帶寬度是硅的3倍，臨界擊穿電場是硅的10倍，熱導率是硅的3倍。這些物理屬性轉化為器件層面的巨大優(yōu)勢：

超低導通電阻（Specific RDS(on)?）： 得益于高擊穿場強，SiC MOSFET可以采用更薄、摻雜濃度更高的漂移層。這意味著在相同的耐壓等級（如650V或750V）下，SiC芯片的面積可以比硅小得多，或者在相同面積下實現(xiàn)極低的導通電阻（如10mΩ至25mΩ）。這直接降低了LLC原邊的大電流導通損耗 。

高溫穩(wěn)定性： 硅MOSFET的導通電阻隨溫度升高而急劇增加（在150°C時可能增加2.5倍以上），導致高溫下效率雪崩式下跌。相比之下，SiC MOSFET的導通電阻溫度系數(shù)較?。ㄍǔＴ黾?.3-1.5倍）。在AI服務器長期滿載、環(huán)境溫度較高的工況下，SiC的這一特性對于維持高效率和防止熱失控至關重要 。

3.2 開關特性的革命性提升

LLC雖然是軟開關拓撲，但要實現(xiàn)高頻化（>200kHz甚至500kHz）以減小磁性元件體積，器件的動態(tài)參數(shù)極為關鍵。

極低輸出電容（Coss?）與關斷能量（Eoff?）： SiC MOSFET的Coss?遠小于同規(guī)格的硅器件。在LLC中，實現(xiàn)ZVS需要諧振電流在死區(qū)時間內抽走Coss?上的電荷。較小的Coss?意味著只需要較小的磁化電流（Im?）即可實現(xiàn)ZVS。這允許設計者增大勵磁電感（Lm?），從而減小原邊環(huán)流損耗，提升輕載效率。同時，極快的關斷速度將關斷損耗（Eoff?）降至忽略不計 。

體二極管特性（Body Diode）： 雖然LLC正常工作時體二極管不導通，但在啟動、過載或動態(tài)跳變瞬間，體二極管可能會導通。硅MOSFET體二極管的反向恢復電荷（Qrr?）極大，一旦發(fā)生硬反向恢復，可能導致器件失效或產生巨大EMI。SiC MOSFET的體二極管Qrr?極低（通常僅為硅的1/10），使其極其堅固，且反向恢復損耗極低，大幅提升了系統(tǒng)的魯棒性 。

3.3 封裝技術的創(chuàng)新：Kelvin Source與銀燒結

為了釋放SiC芯片的潛能，封裝技術必須同步進化。

Kelvin Source（開爾文源極）： 傳統(tǒng)的3引腳封裝（如TO-247-3）中，源極引腳同時承載功率回路的大電流和柵極驅動回路的回路電流。大電流變化率（di/dt）在引腳寄生電感上產生的感應電壓會反饋到柵極，減緩開關速度并增加開關損耗。TO-247-4或TOLL封裝引入了獨立的Kelvin Source引腳，將驅動回路與功率回路解耦，消除了源極電感的負反饋效應，使SiC MOSFET能夠以極高的速度開關，顯著降低Eon?和Eoff? 。

銀燒結（Silver Sintering）： 隨著功率密度的提升，芯片散熱成為瓶頸。傳統(tǒng)焊料的導熱率僅為50 W/mK左右，且熔點低，耐功率循環(huán)能力差。基本半導體等廠商在先進SiC模塊和分立器件中采用了銀燒結工藝。納米銀膏在燒結后形成純銀連接層，熔點高達962°C，導熱率超過200 W/mK。這不僅將結殼熱阻（Rth(j?c)?）降低了20%-40%，還極大地提升了器件在高溫波動下的可靠性，完美契合AI服務器頻繁的算力突發(fā)帶來的熱沖擊 。

4. 基本半導體（Basic Semiconductor）SiC產品線對AI電源的賦能解析

基本半導體（BASiC）已經構建了完整的SiC生態(tài)系統(tǒng)，覆蓋了從分立器件到功率模塊，再到驅動芯片的全鏈條，精準對接AI算力電源的高效能需求。

4.1 B3M系列第三代SiC MOSFET：為效率而生

基本半導體的B3M系列SiC MOSFET代表了當前行業(yè)的一流水平，其參數(shù)針對高頻硬/軟開關拓撲進行了深度優(yōu)化。

4.1.1 750V電壓等級的戰(zhàn)略意義

在資料中，B3M010C075Z、B3M025075Z等型號均采用了750V的耐壓設計 。

設計洞察： 傳統(tǒng)的650V器件在400V輸入總線的應用中，電壓裕量較?。▋H250V），在應對電網浪涌或負載瞬變時風險較高。而1200V器件雖然耐壓足夠，但導通電阻和成本較高。750V電壓等級是一個完美的平衡點，它為400V/48V直流變換器提供了充足的安全裕量，同時保持了接近650V器件的優(yōu)異導通性能。這對于追求零故障率的AI數(shù)據中心至關重要 。

4.1.2 關鍵型號性能解析

B3M010C075Z (TO-247-4, 750V, 10mΩ):

極致低阻： 10mΩ的導通電阻意味著在有效值電流高達50A-60A（對應單相約20kW級別）時，導通損耗依然極低。這是實現(xiàn)超大功率（如30kW以上）電源模塊的核心器件。

銀燒結技術應用： 該器件明確采用了銀燒結工藝，熱阻Rth(j?c)?低至0.20 K/W。這意味著在同樣的散熱條件下，它可以承受更大的損耗，或者在同樣的損耗下保持更低的結溫，從而進一步降低RDS(on)?（利用SiC的正溫度系數(shù)特性），形成良性循環(huán)。

應用場景： AI服務器電源架的主PFC級或LLC原邊主開關。

B3M025065B (TOLT, 650V, 25mΩ):

頂部散熱（Top-Side Cooling）： TOLT封裝是當前高密度電源的寵兒。它將熱量直接從器件頂部導出到散熱器，而不經過PCB。這不僅大幅降低了熱阻，還釋放了PCB底部的布線空間，使得在有限的體積內實現(xiàn)復雜的信號走線（如三相交錯控制信號）成為可能。

應用場景： 超高密度（>100W/in3）的刀片式AI服務器電源模塊。

B3M025065L (TOLL, 650V, 25mΩ):

低寄生電感： TOLL封裝具有極低的引腳電感（約2nH），配合Kelvin源極，非常適合MHz級別的超高頻開關，有助于將無源元件體積縮減到極致。

4.2 BTP1521P：被忽視的幕后英雄——輔助電源芯片

在討論大功率SiC時，往往容易忽視輔助電源的作用。資料中提到的BTP1521P是一款正激DC-DC開關電源芯片 。

高頻特性： 其工作頻率可編程高達1.3MHz。這一點至關重要。在SiC驅動應用中，為了隔離高壓側和低壓側，同時也為了抑制高dv/dt帶來的共模噪聲，驅動電源的變壓器往往需要極小的原副邊電容。高頻化允許使用體積極小、匝數(shù)極少的變壓器，從而減小寄生電容，提升驅動電路的抗干擾能力（CMTI）。

系統(tǒng)賦能： 它為SiC MOSFET的柵極驅動器（如基本半導體的BTD25350系列）提供穩(wěn)定、隔離的電源，確保SiC MOSFET能夠快速、可靠地開關。沒有高性能的輔助電源，SiC的高頻優(yōu)勢將無從發(fā)揮 。

5. 實現(xiàn)接近99%效率的系統(tǒng)級設計方案

要達成99%的轉換效率，單一器件的替換是不夠的，必須進行系統(tǒng)級的損耗預算與優(yōu)化。以下基于三相交錯并聯(lián)LLC拓撲與基本半導體SiC器件的組合，構建一個高效率設計模型。

5.1 損耗分解與優(yōu)化策略

在一個典型的3kW-12kW AI服務器電源DC-DC級中，損耗主要來源于以下幾部分：

5.2 關鍵設計參數(shù)考量

為了實現(xiàn)99%效率，設計必須在全負載范圍內保持ZVS，并讓勵磁電感電流造成的導通損耗最小化。

死區(qū)時間（Dead Time）優(yōu)化： 由于SiC MOSFET的Coss?極小（如B3M025075Z僅190pF），諧振腔充滿Coss?所需的時間非常短。這意味著死區(qū)時間可以設置得非常小（例如<100ns）。過大的死區(qū)時間會導致體二極管導通，引入額外壓降損耗；而SiC允許極短的死區(qū)，最大化了有效占空比，提升了傳輸效率 。

諧振參數(shù)（Lm/Lr）選擇： 較大的Lm?可以減小原邊環(huán)流，從而降低輕載和滿載時的導通損耗。SiC MOSFET優(yōu)異的開關速度和低Coss?使得即使在較大Lm?（較小勵磁電流）的情況下也能實現(xiàn)ZVS，從而打破了傳統(tǒng)設計中為了ZVS而犧牲導通損耗的妥協(xié)。

5.3 實戰(zhàn)案例數(shù)據支撐

根據行業(yè)參考設計數(shù)據 ，采用650V/750V SiC MOSFET構建的5.5kW三相交錯LLC轉換器，在半載（50%負載）條件下可測得效率高達98.95% 。

輸入電壓： 400V DC

輸出電壓： 50V DC

開關頻率： 200kHz - 300kHz

功率密度： >170 W/in3

這一數(shù)據有力證明了“三相拓撲 + SiC器件”是通往99%效率的必由之路。

6. 未來技術趨勢展望（2025-2026）

隨著AI算力需求的持續(xù)井噴，電源技術并未止步。

6.1 垂直供電（Vertical Power Delivery）與TOLT/TOLL/QDPAK封裝

為了減少主板上從電源到GPU的“最后一厘米”路徑上的I2R損耗，電源模塊正在從機箱后部移至GPU芯片的正下方，即“垂直供電”。這對電源模塊的高度和散熱提出了極致要求?；景雽w的B3M025065B (TOLT) 和 B3M025065L (TOLL) 封裝器件，憑借其超薄的外形和卓越的頂部/底部散熱能力，正是為這一趨勢量身定制的 。

6.2 800V HVDC生態(tài)的成熟

NVIDIA等巨頭正在推動數(shù)據中心向800V直流母線遷移，以支持單機柜1MW的功耗 。這將推動1200V SiC MOSFET在LLC中的應用?；景雽w已布局了1200V的SiC MOSFET及模塊（Pcore系列），為下一代架構做好了技術儲備。

6.3 數(shù)字化與智能化的深度融合

未來的三相LLC將不再僅僅是電力轉換單元，更是數(shù)據中心能源網絡的智能節(jié)點。通過集成高速MCU和AI算法，電源將能夠實時預測GPU負載波動，動態(tài)調整三相的相位和頻率，甚至在毫秒級時間內響應瞬態(tài)負載，實現(xiàn)“比特與瓦特”的聯(lián)動優(yōu)化。

7. 結論

AI算力的爆發(fā)式增長將數(shù)據中心電源技術推向了一個新的歷史轉折點。傳統(tǒng)的電源方案已無法應對當前的高密度與高效率挑戰(zhàn)。三相交錯并聯(lián)LLC拓撲，憑借其卓越的紋波抵消與自動均流特性，構建了高功率密度電源的架構基礎。而SiC MOSFET，特別是以基本半導體B3M系列為代表的采用銀燒結、開爾文源極封裝和優(yōu)化溝槽柵結構的先進器件，則為這一架構注入了靈魂。

二者的結合，不僅在物理上實現(xiàn)了接近99%的極致效率，大幅降低了散熱成本，更為未來單機架100kW乃至MW級的AI超算集群提供了堅實的能源保障。對于電源工程師而言，掌握這一組合的設計精髓，即是掌握了通往AI時代的能源鑰匙。

8. 附錄：基本半導體SiC MOSFET選型參考表（針對AI服務器電源）

為了方便工程師針對不同功率等級的AI電源進行選型，基于現(xiàn)有資料整理如下對比表：

審核編輯 黃宇