SED簡(jiǎn)介

FPGA器件在使用中可能會(huì)受到質(zhì)子、中子、α粒子等高能粒子的影響。SRAM 存儲(chǔ)單元作為FPGA邏輯配置數(shù)據(jù)的核心載體，一旦遭遇高能粒子的干擾，有一定的概率發(fā)生軟錯(cuò)誤——這不會(huì)永久性損壞器件，但會(huì)改變存儲(chǔ)單元編程邏輯，隨著使用的時(shí)間越長(zhǎng)，已經(jīng)發(fā)生的錯(cuò)誤會(huì)不斷累積，可能導(dǎo)致設(shè)備運(yùn)行異常甚至任務(wù)失敗。為解決這一痛點(diǎn)，智多晶在 SA5T-100、SA5T-200 和 SA5T-366 器件中集成了硬核級(jí)解決方案——SED（Soft Error Detect）IP核，通過(guò)ECC+CRC雙校驗(yàn)技術(shù)，實(shí)現(xiàn)軟錯(cuò)誤的精準(zhǔn)檢測(cè)、自動(dòng)糾正與場(chǎng)景化測(cè)試，為 FPGA 在極端環(huán)境下的穩(wěn)定運(yùn)行保駕護(hù)航。

SED IP特性

支持校驗(yàn)?zāi)Ｊ竭x擇

支持1bit或多比特錯(cuò)誤檢測(cè)

支持測(cè)試1bit或2bit錯(cuò)誤注入

支持自動(dòng)糾正錯(cuò)誤功能

SED IP設(shè)計(jì)

內(nèi)部設(shè)計(jì)核心融合ECC與CRC雙校驗(yàn)技術(shù)：ECC校驗(yàn)易于硬件實(shí)現(xiàn)，可逐幀檢錯(cuò)并精準(zhǔn)定位1bit軟錯(cuò)誤位置，實(shí)現(xiàn)自動(dòng)糾正；CRC校驗(yàn)具備更強(qiáng)的錯(cuò)誤檢測(cè)魯棒性，能有效識(shí)別多bit軟錯(cuò)誤，兩者結(jié)合為FPGA內(nèi)部SRAM數(shù)據(jù)提供可靠監(jiān)測(cè)。

SED IP使用

在HqFpga軟件打開(kāi)IP管理界面并搜索SED，即可配置IP相關(guān)參數(shù)，如圖 1所示。用戶可在IP配置界面選擇一次校驗(yàn)?zāi)Ｊ交虺掷m(xù)校驗(yàn)?zāi)Ｊ?，在持續(xù)校驗(yàn)?zāi)Ｊ较?，選擇是否打開(kāi)自動(dòng)糾正錯(cuò)誤功能和注入錯(cuò)誤功能，使用起來(lái)十分便捷。在使用過(guò)程中，只需抓取sed_err輸出信號(hào)狀態(tài)，即可檢測(cè)是否發(fā)生錯(cuò)誤。

圖 1 SED IP配置界面

主要應(yīng)用場(chǎng)景

醫(yī)療設(shè)備領(lǐng)域，器件運(yùn)行在放射性環(huán)境

通信設(shè)施領(lǐng)域，復(fù)雜電磁環(huán)境或輻射干擾環(huán)境

獲取技術(shù)文檔與DEMO

技術(shù)文檔獲?。篠ED IP已發(fā)布，用戶可以在HqFpga軟件“IP管理”中打開(kāi)SED IP界面查看用戶指南，或訪問(wèn)智多晶官網(wǎng)（www.isilicontech.com）下載SED IP用戶指南。

設(shè)計(jì)參考案例獲?。涸L問(wèn)智多晶官網(wǎng)（www.isilicontech.com）下載SED DEMO用戶指南，或在公眾號(hào)中與我們聯(lián)系。