1智多晶 XSTC_8B10B IP

XSTC_8B10B IP(XSTC:XiST Transmission Channel)是智多晶開發(fā)的一個靈活的，輕量級的高速串行通信的IP。IP在具備SerDes（單通道或多通道）高速串行收發(fā)器之間構(gòu)建出接口簡單，低成本，輕量化的高速率數(shù)據(jù)通信通道，其系統(tǒng)如圖 1-1所示：

圖 1-1 XSTC_8B10B 系統(tǒng)概圖

XSTC_8B10B IP自動初始化通道并維護(hù)通道的連接。XSTC通道伙伴是通信的兩端，在通道間可以自由的傳輸數(shù)據(jù)。XSTC幀的長度是任意的，能在任意時(shí)間被打斷。在有效數(shù)據(jù)間的間隙會自動插入的空閑來保持鎖定和防止過度的電磁干擾。流控能用來降低傳入的數(shù)據(jù)速率或通過信道發(fā)送簡短的高優(yōu)先級消息。

在沒有數(shù)據(jù)時(shí)，空閑被發(fā)送來保持鏈路激活。XSTC_8B10B IP使用8B10B的編解碼規(guī)則來探測單比特和多比特錯誤。過多的比特錯誤，斷開連接，設(shè)備故障會導(dǎo)致IP斷開復(fù)位并嘗試重新初始化通道。

2典型應(yīng)用場景

XTSC_8B10B IP 能廣泛使用：

芯片-芯片連接：使用高速串行連接替代并行總線的連接，IP要求FPGA必須有SerDes高速串行收發(fā)器。

板-板和背板連接：IP能在速率和通道寬度上靈活配置，并在高性能系統(tǒng)中使用。

3XSTC_8B10B IP界面配置

可在選定的模式，然后修改可修改參數(shù)，兩者配合達(dá)到對IP的配置使用。

圖 2-1 IP英文配置界面

圖 2-2 IP中文配置界面

XSTC_8B10B IP用戶文檔已隨IP發(fā)布，可通過IP界面左下角的用戶指南打開文檔，內(nèi)有IP詳細(xì)使用說明。

名詞解釋:

XSTC:XiSTTransmissionChannel