TLV320ADC3101：低功耗立體聲ADC的卓越之選

在當(dāng)今的電子設(shè)備領(lǐng)域，尤其是無線手持設(shè)備和便攜式音頻系統(tǒng)中，對高性能、低功耗的音頻模數(shù)轉(zhuǎn)換器（ADC）的需求日益增長。TI推出的TLV320ADC3101就是這樣一款滿足市場需求的優(yōu)秀產(chǎn)品，下面我們就來詳細(xì)了解一下它。

文件下載：tlv320adc3101.pdf

一、TLV320ADC3101特性概覽

1. 高性能音頻轉(zhuǎn)換

• 立體聲音頻ADC：擁有92 - dBA的高信噪比（SNR），能夠提供清晰、高質(zhì)量的音頻信號轉(zhuǎn)換。支持8 kHz到96 kHz的ADC采樣率，可適應(yīng)多種不同的音頻應(yīng)用場景。
• 數(shù)字濾波功能強(qiáng)大：具備指令可編程的嵌入式miniDSP，提供靈活的數(shù)字濾波功能。包括適用于語音的低延遲IIR濾波器、用于音頻的線性相位FIR濾波器，以及可用于均衡、降噪的額外可編程IIR濾波器。多達(dá)128個可編程ADC數(shù)字濾波器系數(shù)，為音頻處理提供了豐富的選擇。

2. 輸入配置靈活

• 六路音頻輸入：配備六路音頻輸入，并帶有可配置的自動增益控制（AGC）。輸入可以編程為單端或全差分配置，還能設(shè)置為三態(tài)，方便與其他音頻IC進(jìn)行互操作。

3. 低功耗設(shè)計

• 功耗控制出色：具有低功耗特性和廣泛的模塊化電源控制。例如，在8 - kHz采樣率下，單聲道錄音功耗僅為6 - mW，立體聲錄音為11 - mW；在48 - kHz采樣率下，單聲道錄音為10 - mW，立體聲錄音為17 - mW。

4. 其他特性

• 雙可編程麥克風(fēng)偏置：提供雙可編程麥克風(fēng)偏置，滿足不同麥克風(fēng)的工作需求。
• 可編程PLL：集成可編程PLL用于時鐘生成，支持多種標(biāo)準(zhǔn)音頻速率。
• 豐富的接口：采用I2C控制總線，音頻串行數(shù)據(jù)總線支持I2S、左/右對齊、DSP、PCM和TDM模式，還支持?jǐn)?shù)字麥克風(fēng)輸入。此外，還有兩個GPIO引腳可供使用。
• 電源范圍寬：模擬電源為2.6 V至3.6 V，數(shù)字核心電源為1.65 V至1.95 V，I/O電源為1.1 V - 3.6 V。
• 封裝小巧：采用4 - mm × 4 - mm 24 - 引腳RGE（VQFN）封裝，節(jié)省電路板空間。

二、應(yīng)用領(lǐng)域廣泛

TLV320ADC3101適用于多種應(yīng)用場景，如無線手持設(shè)備、便攜式低功耗音頻系統(tǒng)、降噪系統(tǒng)以及數(shù)字音頻的前端語音或音頻處理器等。其高性能和低功耗的特點(diǎn)，使其在這些領(lǐng)域中具有很大的優(yōu)勢。

三、詳細(xì)功能解析

1. 硬件復(fù)位與PLL啟動

• 硬件復(fù)位：設(shè)備上電后需要進(jìn)行硬件復(fù)位，將RESET引腳拉低至少10 ns，以確保其能正確響應(yīng)寄存器的讀寫操作。
• PLL啟動：PLL上電后會有大約10 ms的啟動延遲，以保證PLL和時鐘分頻邏輯的穩(wěn)定運(yùn)行。

2. 軟件電源管理

默認(rèn)情況下，所有電路模塊在復(fù)位后處于掉電狀態(tài)?？梢酝ㄟ^寫入相應(yīng)的控制寄存器來對每個電路模塊進(jìn)行硬件上電，這種方式能根據(jù)實(shí)際功能需求實(shí)現(xiàn)最低的電源電流消耗。而且，當(dāng)模塊掉電時，只要設(shè)備仍有電源供應(yīng)，所有寄存器設(shè)置都會被保留。

3. miniDSP功能

TLV320ADC3101的miniDSP核心與ADC緊密耦合。上電后需要將可編程算法加載到設(shè)備中，它可以直接訪問數(shù)字立體聲音頻流，實(shí)現(xiàn)先進(jìn)的、低群延遲的DSP算法。該miniDSP擁有512條可編程指令、256個數(shù)據(jù)存儲位置和128個可編程系數(shù)。TI的PurePath? Studio軟件開發(fā)環(huán)境為其軟件開發(fā)提供了支持，方便工程師進(jìn)行開發(fā)。

4. 音頻數(shù)據(jù)轉(zhuǎn)換與時鐘生成

• 音頻采樣率：支持8 kHz、11.025 kHz、12 kHz等多種標(biāo)準(zhǔn)音頻采樣率，還能以不同的組合在不同采樣率下工作。
• 時鐘生成：ADC部分和數(shù)字接口部分以及其他控制塊的時鐘生成選項(xiàng)豐富。可以通過MCLK和BCLK引腳提供時鐘信號，還能使用片上PLL生成所需的系統(tǒng)時鐘。PLL啟用時，采樣率計算公式為[f_{S}=(P L L C L K _I N × K × R) /(N A D C × A O S R × P)]，其中P、R、J和D都可通過寄存器編程。

5. 數(shù)字音頻數(shù)據(jù)串行接口

音頻數(shù)據(jù)通過數(shù)字音頻串行數(shù)據(jù)接口在主機(jī)處理器和TLV320ADC3101之間傳輸。該接口非常靈活，支持多種數(shù)據(jù)格式和協(xié)議，如I2S、PCM等，數(shù)據(jù)長度可編程為16、20、24或32位。字時鐘和位時鐘可以獨(dú)立配置為主模式或從模式，以實(shí)現(xiàn)與各種處理器的靈活連接。此外，還具有數(shù)據(jù)傳輸偏移、時鐘極性反轉(zhuǎn)、輸出三態(tài)等功能，方便實(shí)現(xiàn)時分復(fù)用（TDM）。

6. 音頻模擬輸入

• 數(shù)字音量控制：具有數(shù)字音量控制模塊，范圍從 - 12dB到20 dB，步長為0.5 dB，可分別對左右聲道進(jìn)行設(shè)置。
• 精細(xì)數(shù)字增益調(diào)整：每個聲道的增益可以以0.1 dB的步長進(jìn)行精細(xì)調(diào)整，有助于匹配左右聲道的增益。
• AGC功能：包含自動增益控制（AGC），可在錄音時保持輸出電平基本恒定。AGC算法有多個可編程參數(shù)，如目標(biāo)增益、攻擊和衰減時間常數(shù)、噪聲閾值和最大PGA適用值等。通過這些參數(shù)的調(diào)整，可以根據(jù)不同的應(yīng)用場景對AGC進(jìn)行優(yōu)化。

7. 輸入阻抗與VCM控制

• 輸入阻抗設(shè)置：對于未選擇連接到ADC PGA的模擬輸入引腳，有多種可編程設(shè)置。默認(rèn)情況下，未選擇的輸入可以設(shè)置為高阻抗?fàn)顟B(tài)；也可以將其弱保持在ADC PGA的共模輸入電壓上，以避免AC耦合電容突然充電。
• 輸入阻抗變化：當(dāng)模擬輸入引腳選擇連接到ADC PGA時，其輸入阻抗會根據(jù)輸入電平控制的設(shè)置而變化。例如，輸入電平控制設(shè)置為0 dB時，輸入阻抗約為35 kΩ；設(shè)置為 - 6 dB時，輸入阻抗約為62.5 kΩ。

8. MICBIAS生成

TLV320ADC3101包含兩個可編程麥克風(fēng)偏置輸出（MICBIAS1、MICBIAS2），每個輸出都能提供2 V或2.5 V的輸出電壓，具有4 - mA的輸出電流驅(qū)動能力。還可以通過片上開關(guān)將MICBIAS輸出直接切換到AVDD，或者在不需要時將其完全掉電以節(jié)省功率。

9. ADC抽取濾波與信號處理

• 處理模塊多樣：ADC通道包含內(nèi)置的數(shù)字抽取濾波器，可從三種不同類型的濾波器中選擇，以滿足不同的頻率響應(yīng)、群延遲和采樣率要求。同時，還提供了一系列處理模塊，如一階IIR、可擴(kuò)展數(shù)量的雙二階濾波器、可變抽頭FIR濾波器和AGC等，用戶可以根據(jù)需求選擇不同的處理模塊。
• 濾波器系數(shù)可編程：不同處理模塊中的濾波器系數(shù)都是用戶可編程的，系數(shù)以16位二進(jìn)制補(bǔ)碼格式存儲在兩個連續(xù)的8位寄存器中。

四、編程與寄存器配置

1. 數(shù)字控制串行接口

• I2C協(xié)議支持：支持I2C控制協(xié)議，具備標(biāo)準(zhǔn)和快速兩種模式，標(biāo)準(zhǔn)模式最高可達(dá)100 kHz，快速模式最高可達(dá)400 kHz。通過I2C_ADR1和I2C_ADR0引腳可以配置四種不同的設(shè)備地址。
• 通信原理：I2C是一種兩線、開漏接口，支持單總線上的多個設(shè)備和主機(jī)。通信時，一個設(shè)備作為主機(jī)，另一個作為從機(jī)，主機(jī)可以發(fā)起通信，通過發(fā)送地址字節(jié)來選擇要通信的從機(jī)。每個字節(jié)傳輸后都需要進(jìn)行確認(rèn)，以確保數(shù)據(jù)的正確傳輸。

2. 寄存器映射

控制寄存器分為多個頁面，如頁面0、1、4、5和32 - 47等，每個頁面的寄存器具有不同的功能。例如，頁面0的寄存器用于時鐘乘數(shù)和分頻器、串行接口、標(biāo)志、中斷和GPIO的編程；頁面1的寄存器用于ADC路由、PGA、電源控制等。在訪問寄存器時，需要先選擇頁面，然后再對該頁面的有效寄存器進(jìn)行讀寫操作。

五、應(yīng)用與實(shí)現(xiàn)

1. 典型應(yīng)用連接

典型應(yīng)用中，需要注意外部組件的連接和系統(tǒng)級連接。例如，要確保電源供應(yīng)穩(wěn)定，合理配置去耦電容，以降低噪聲和總諧波失真（THD）。同時，要正確連接音頻輸入和輸出引腳，以及I2C總線和時鐘信號。

2. 設(shè)計步驟

• 確定參數(shù)：首先要確定系統(tǒng)時鐘源和目標(biāo)ADC采樣頻率，根據(jù)目標(biāo)性能確定抽取濾波器類型（A、B或C）和AOSR值，選擇合適的處理模塊，確定時鐘分頻器值NADC和MADC。如果需要，還需確定PLL參數(shù)。
• 寄存器編程：按照一定的順序進(jìn)行寄存器編程，包括定義起始點(diǎn)（如給外部硬件電源上電、設(shè)置寄存器頁面、發(fā)起軟件復(fù)位）、編程時鐘設(shè)置、編程模擬塊和編程ADC等步驟。

3. 注意事項(xiàng)

• MICBIAS處理：TLV320ADC3101的MICBIAS輸出不需要直接連接有意的電容進(jìn)行濾波。
• 去耦電容：為了確保低噪聲和低THD，需要在AVDD、IOVDD和DVDD引腳附近放置合適的去耦電容，如0.1 μF的陶瓷電容，對于低頻噪聲濾波，還可以在設(shè)備附近放置1 μF或更大的電容。

六、電源供應(yīng)與布局建議

1. 電源供應(yīng)

電源供應(yīng)需要在規(guī)定的范圍內(nèi)，AVDD為2.6 V至3.6 V，DVDD為1.65 V至1.95 V，IOVDD為1.1 V至3.6 V。電源必須穩(wěn)定，在設(shè)備附近放置去耦電容可以提高設(shè)備性能。對于對噪聲敏感的電路，建議在VDD連接上添加小的LC濾波器。

2. 布局建議

• 去耦電容放置：電源去耦電容應(yīng)靠近設(shè)備端子放置，以優(yōu)化電源性能。
• 信號布線：模擬差分音頻信號應(yīng)在PCB上進(jìn)行差分布線，以提高抗噪能力。同時，要避免數(shù)字和模擬信號交叉，防止串?dāng)_。
• 接地分離：模擬地和數(shù)字地應(yīng)分開，以防止數(shù)字噪聲影響模擬性能。

綜上所述，TLV320ADC3101是一款功能強(qiáng)大、性能卓越的音頻ADC，在無線手持設(shè)備和便攜式音頻系統(tǒng)等領(lǐng)域具有廣泛的應(yīng)用前景。電子工程師在設(shè)計相關(guān)產(chǎn)品時，可以充分利用其豐富的功能和特性，實(shí)現(xiàn)高性能、低功耗的音頻處理解決方案。你在使用這款芯片的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。