深入解析LMK03000系列精密時(shí)鐘調(diào)節(jié)器

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘信號的穩(wěn)定性和準(zhǔn)確性對于系統(tǒng)的性能至關(guān)重要。TI的LMK03000系列精密時(shí)鐘調(diào)節(jié)器，憑借其出色的性能和豐富的功能，在眾多應(yīng)用場景中得到了廣泛應(yīng)用。本文將深入剖析LMK03000系列產(chǎn)品，幫助電子工程師更好地了解和使用該系列器件。

文件下載：lmk03000.pdf

一、產(chǎn)品概述

LMK03000系列包括LMK03000、LMK03000C、LMK03000D、LMK03001、LMK03001C、LMK03001D、LMK03033和LMK03033C等型號。這些器件集成了壓控振蕩器（VCO）、高性能整數(shù)N鎖相環(huán)（PLL）、部分集成式環(huán)路濾波器，以及多達(dá)八個(gè)不同LVDS和LVPECL組合的輸出，能夠?qū)崿F(xiàn)抖動(dòng)清理/重新調(diào)節(jié)、參考時(shí)鐘的乘法和分配等功能。

1.1 主要特性

• 低相位噪聲VCO：集成的VCO具有極低的相位噪聲本底，為系統(tǒng)提供穩(wěn)定的時(shí)鐘信號。
• 高性能PLL：整數(shù)N PLL的歸一化相位噪聲貢獻(xiàn)低至 -224 dBc/Hz，有效減少相位噪聲對系統(tǒng)的影響。
• 靈活的分頻設(shè)置：VCO分頻值為2至8，通道分頻值為1、2至510（偶數(shù)分頻），滿足不同的時(shí)鐘頻率需求。
• 多種輸出類型：支持LVDS和LVPECL時(shí)鐘輸出，可適應(yīng)不同的負(fù)載需求。
• 部分集成環(huán)路濾波器：簡化了設(shè)計(jì)，提高了系統(tǒng)的穩(wěn)定性和抗干擾能力。
• 引腳兼容：該系列器件引腳兼容，方便在不同應(yīng)用中進(jìn)行替換和升級。
• 低功耗運(yùn)行：工作電壓范圍為3.15至3.45 V，在提供高性能的同時(shí)降低功耗。
• 出色的時(shí)鐘生成性能：在干凈輸入時(shí)鐘的情況下，能夠?qū)崿F(xiàn)200 fs RMS的時(shí)鐘生成性能（10 Hz至20 MHz）。

1.2 目標(biāo)應(yīng)用

LMK03000系列適用于多種應(yīng)用場景，包括數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘、網(wǎng)絡(luò)通信（SONET/SDH、DSLAM）、無線基礎(chǔ)設(shè)施、醫(yī)療設(shè)備、測試測量以及軍事/航空航天等領(lǐng)域。

二、器件信息

2.1 功能框圖

從功能框圖可以看出，該器件主要由集成式環(huán)路濾波器、內(nèi)部VCO、相位檢測器、分頻器、時(shí)鐘分配路徑和輸出緩沖器等部分組成。OSCin端口提供參考信號，經(jīng)過相位檢測器與VCO輸出信號進(jìn)行比較，通過環(huán)路濾波器調(diào)整VCO的輸出頻率，實(shí)現(xiàn)鎖相功能。VCO輸出經(jīng)過VCO分頻器后，輸入到各個(gè)時(shí)鐘分配塊，每個(gè)分配塊包含可編程分頻器、相位同步電路、可編程延遲、時(shí)鐘輸出復(fù)用器和輸出緩沖器，可將參考時(shí)鐘的多個(gè)整數(shù)相關(guān)且相位調(diào)整后的副本分配到八個(gè)系統(tǒng)組件。

2.2 連接圖

48引腳WQFN封裝的LMK03000系列器件，其引腳布局清晰，各引腳功能明確。其中，GND引腳用于接地，Vcc引腳提供電源，F(xiàn)out引腳輸出內(nèi)部VCO頻率，CLKuWire、DATAuWire和LEuWire用于編程控制，CLKoutX和CLKoutX*用于時(shí)鐘輸出等。具體引腳功能可參考下表：

三、電氣規(guī)格

3.1 絕對最大額定值

該系列器件的絕對最大額定值規(guī)定了其安全工作的范圍，包括電源電壓、輸入電壓、存儲(chǔ)溫度范圍、引腳溫度和結(jié)溫等參數(shù)。例如，電源電壓范圍為 -0.3至3.6 V，存儲(chǔ)溫度范圍為 -65至150 °C等。在設(shè)計(jì)過程中，必須確保器件的工作條件在這些額定值范圍內(nèi)，以避免損壞器件。

3.2 推薦工作條件

推薦工作條件為器件的正常工作提供了最佳環(huán)境。環(huán)境溫度范圍為 -40至85 °C，電源電壓范圍為3.15至3.45 V。在這些條件下，器件能夠發(fā)揮最佳性能。

3.3 封裝熱阻

48引腳WQFN封裝的熱阻為5.8 °C/W，通過在PCB上使用16個(gè)熱過孔將裸片連接到嵌入式銅平面，可以有效提高散熱性能。在設(shè)計(jì)時(shí)，應(yīng)盡量使用更多的過孔，以降低器件的溫度。

3.4 電氣特性

電氣特性詳細(xì)描述了器件在不同工作條件下的性能參數(shù)，包括電流消耗、參考振蕩器、PLL、VCO等方面。例如，在整個(gè)器件中，當(dāng)一個(gè)LVDS和一個(gè)LVPECL時(shí)鐘啟用，無分頻和延遲時(shí)，電源電流典型值為161.8 mA；參考振蕩器輸入頻率范圍為1至200 MHz等。這些參數(shù)為工程師在設(shè)計(jì)電路時(shí)提供了重要的參考依據(jù)。

四、測量定義

文檔中對電荷泵電流的相關(guān)參數(shù)進(jìn)行了詳細(xì)定義，包括電荷泵輸出電流幅度隨輸出電壓的變化、電荷泵吸收電流與源電流的失配以及電荷泵輸出電流幅度隨溫度的變化等。這些定義有助于工程師準(zhǔn)確理解和測量器件的性能。

五、典型性能特性

典型性能特性圖表展示了器件在不同頻率下的性能表現(xiàn)，如LVDS和LVPECL差分輸出電壓、輸出緩沖器噪聲本底以及延遲噪聲本底等。這些圖表雖然展示了超出器件保證工作頻率范圍的性能，但可以讓用戶了解器件的潛在能力。

六、功能描述

6.1 BIAS引腳

為了實(shí)現(xiàn)低噪聲性能，需要使用一個(gè)低泄漏的1 μF電容器將Bias引腳（36腳）旁路到Vcc。

6.2 LDO旁路

將LDObyp1（9腳）用10 μF電容器旁路，LDObyp2（10腳）用0.1 μF電容器旁路，以確保器件的正常工作。

6.3 振蕩器輸入端口（OSCin，OSCin*）

OSCin端口為PLL提供參考信號，由于內(nèi)部存在直流偏置，該端口應(yīng)進(jìn)行交流耦合?？梢酝ㄟ^將OSCin*用0.1 μF電容器交流接地，實(shí)現(xiàn)單端驅(qū)動(dòng)。

6.4 低噪聲、完全集成的VCO

LMK03000系列器件包含一個(gè)完全集成的VCO，為了確保正常工作，VCO使用了頻率校準(zhǔn)算法。當(dāng)編程R15寄存器時(shí)，會(huì)激活頻率校準(zhǔn)算法。一旦R15寄存器編程完成，溫度漂移不得超過連續(xù)鎖定的最大允許漂移，否則VCO無法保證保持鎖定。

6.5 CLKout延遲

每個(gè)時(shí)鐘輸出都包含一個(gè)延遲調(diào)整功能，時(shí)鐘輸出延遲寄存器（CLKoutX_DLY）支持150 ps的步長，總延遲范圍為0至2250 ps。

6.6 LVDS/LVPECL輸出

默認(rèn)情況下，所有時(shí)鐘輸出均處于禁用狀態(tài)，直到進(jìn)行編程?？梢酝ㄟ^編程CLKoutX_EN位單獨(dú)禁用每個(gè)LVDS或LVPECL輸出，也可以通過將GOE引腳拉低或編程EN_CLKout_Global為0來同時(shí)禁用所有輸出。不同的VCO_DIV和CLKoutX_MUX設(shè)置會(huì)影響時(shí)鐘輸出的占空比。

6.7 全局時(shí)鐘輸出同步

SYNC引腳用于同步時(shí)鐘輸出。當(dāng)SYNC引腳保持低電平時(shí)，分頻輸出也保持低電平，旁路輸出繼續(xù)正常工作。SYNC*引腳變?yōu)楦唠娖胶蟛痪?，分頻時(shí)鐘輸出將同時(shí)變?yōu)楦唠娖?，?shí)現(xiàn)所有輸出的同步。

6.8 CLKout輸出狀態(tài)

每個(gè)時(shí)鐘輸出可以通過CLKoutX_EN位單獨(dú)啟用，同時(shí)受到全局輸出使能輸入引腳（GOE）和全局輸出使能位（EN_CLKout_Global）的控制。當(dāng)LVDS輸出處于關(guān)閉狀態(tài)時(shí)，輸出電壓約為1.5 V；當(dāng)LVPECL輸出處于關(guān)閉狀態(tài)時(shí)，輸出電壓約為1 V。

6.9 全局輸出使能和鎖定檢測

GOE引腳具有內(nèi)部上拉電阻，如果未進(jìn)行外部端接，時(shí)鐘輸出狀態(tài)由時(shí)鐘輸出使能位（CLKoutX_EN）和EN_CLKout_Global位決定。通過編程PLL_MUX寄存器為數(shù)字鎖定檢測高電平有效，可以將鎖定檢測（LD）引腳連接到GOE引腳，當(dāng)合成器未鎖定時(shí)，所有輸出將自動(dòng)置低。

6.10 上電復(fù)位

當(dāng)器件的電源電壓從地單調(diào)增加到Vcc時(shí)，上電復(fù)位電路將所有寄存器設(shè)置為默認(rèn)值。所有Vcc引腳應(yīng)同時(shí)施加電壓。

6.11 數(shù)字鎖定檢測

PLL數(shù)字鎖定檢測電路通過比較相位檢測器輸入的相位差與RC產(chǎn)生的延遲ε來判斷是否鎖定。當(dāng)相位誤差連續(xù)5個(gè)參考周期小于ε時(shí)，指示鎖定狀態(tài)；當(dāng)相位誤差大于δ時(shí)，指示失鎖狀態(tài)。為了提高數(shù)字鎖定檢測的準(zhǔn)確性，當(dāng)比較頻率超過20 MHz時(shí)，應(yīng)將DIV4字設(shè)置為1。

七、通用編程信息

7.1 推薦編程順序

推薦的編程順序是先將R0寄存器的復(fù)位位設(shè)置為1，確保器件處于默認(rèn)狀態(tài)，然后依次編程R0至R7、R8、R9、R11、R13、R14和R15寄存器。編程R15寄存器時(shí)會(huì)啟動(dòng)頻率校準(zhǔn)程序。

7.2 寄存器R0至R7

這些寄存器控制八個(gè)時(shí)鐘輸出，每個(gè)寄存器對應(yīng)一個(gè)時(shí)鐘輸出。寄存器中的位包括RESET、CLKoutX_MUX、CLKoutX_EN、CLKoutX_DIV、CLKoutX_DLY等，用于控制時(shí)鐘輸出的復(fù)用模式、使能狀態(tài)、分頻值和延遲等。

7.3 寄存器R8

編程R8寄存器可以提供最佳的相位噪聲性能。

7.4 寄存器R9

編程R9寄存器是可選的，如果未編程，Vboost位將默認(rèn)為0。啟用Vboost位可以提高所有時(shí)鐘輸出的電壓輸出電平，并改善噪聲本底。

7.5 寄存器R11

當(dāng)相位檢測器頻率大于20 MHz且使用數(shù)字鎖定檢測時(shí)，需要編程該寄存器。DIV4位用于將呈現(xiàn)給數(shù)字鎖定檢測電路的頻率除以4，以確保數(shù)字鎖定檢測輸出的可靠性。

7.6 寄存器R13

該寄存器控制內(nèi)部環(huán)路濾波器的電容和電阻值，以及振蕩器輸入頻率的校準(zhǔn)調(diào)整。

7.7 寄存器R14

寄存器R14包含PLL_R分頻值、PLL_MUX輸出模式、POWERDOWN位、EN_CLKout_Global位和EN_Fout位等，用于控制PLL的分頻、LD引腳的輸出模式、器件的電源狀態(tài)、全局時(shí)鐘輸出使能和Fout端口的使能。

7.8 寄存器R15

編程R15寄存器會(huì)激活頻率校準(zhǔn)程序，該寄存器包含PLL_N分頻值、VCO_DIV分頻值和PLL_CP_GAIN電荷泵增益等參數(shù)。

八、應(yīng)用信息

8.1 系統(tǒng)級圖

在典型應(yīng)用中，LMK03000系列器件可以對時(shí)鐘進(jìn)行乘法、重新調(diào)節(jié)和重新分配。OSCin/OSCin和CLKoutX/CLKoutX引腳可以單端或差分使用，GOE引腳需要保持高電平以使輸出正常工作?？梢詫D引腳的輸出作為GOE引腳的輸入，當(dāng)鎖定檢測電路檢測到PLL失鎖時(shí)，輸出將關(guān)閉。

8.2 BIAS引腳和LDO旁路

參考功能描述部分的相關(guān)內(nèi)容，確保正確使用BIAS引腳和LDO旁路。

8.3 環(huán)路濾波器

內(nèi)部電荷泵直接連接到集成式環(huán)路濾波器組件，環(huán)路濾波器的第一和第二極點(diǎn)需要外部連接。設(shè)計(jì)環(huán)路濾波器時(shí)，必須確保其在整個(gè)頻率范圍內(nèi)穩(wěn)定，同時(shí)要考慮最小電阻熱噪聲和環(huán)路帶寬等因素。

8.4 電流消耗/功耗計(jì)算

文檔提供了不同配置下器件的電流消耗和功耗計(jì)算方法，通過將各個(gè)模塊的電流消耗相加，并減去LVPECL輸出發(fā)射極電阻的功耗，可以得到器件的總功耗。

8.5 熱管理

由于LMK03000系列器件的功耗可能較高，需要注意熱管理。為了確保器件的可靠性和性能，芯片溫度應(yīng)限制在最大125 °C以內(nèi)?？梢酝ㄟ^在PCB上設(shè)計(jì)散熱圖案、使用熱過孔和散熱片等方式來降低器件溫度。

8.6 時(shí)鐘輸出的端接和使用

在端接時(shí)鐘驅(qū)動(dòng)器時(shí)，應(yīng)遵循傳輸線理論，確保良好的阻抗匹配，避免反射。LVDS驅(qū)動(dòng)器需要閉合電流回路，LVPECL驅(qū)動(dòng)器需要直流接地路徑。同時(shí)，應(yīng)確保接收器的信號偏置到指定的直流偏置電平。文檔還詳細(xì)介紹了DC耦合、AC耦合和單端操作的端接方法，以及如何將LVDS或LVPECL輸出轉(zhuǎn)換為LVCMOS輸出。

8.7 OSCin輸入

OSCin輸入除了支持LVDS和LVPECL輸入外，還可以使用正弦波驅(qū)動(dòng)。可以單端或差分輸入正弦波，文檔給出了不同輸入方式的配置圖和推薦的功率電平。

8.8 更多輸出需求

當(dāng)需要超過八個(gè)輸出時(shí)，可以使用與LMK03000系列引腳兼容的LMK01000系列進(jìn)行時(shí)鐘分配，通過組合使用多個(gè)器件，可以實(shí)現(xiàn)多達(dá)64個(gè)時(shí)鐘的分配。

綜上所述，LMK03000系列精密時(shí)鐘調(diào)節(jié)器是一款功能強(qiáng)大、性能優(yōu)異的時(shí)鐘管理器件。電子工程師在設(shè)計(jì)過程中，應(yīng)充分了解其特性、功能和應(yīng)用要求，合理進(jìn)行電路設(shè)計(jì)和編程配置，以確保系統(tǒng)的穩(wěn)定性和可靠性。同時(shí)，在實(shí)際應(yīng)用中，還需要注意熱管理、端接和布線等問題，以充分發(fā)揮器件的性能優(yōu)勢。大家在使用過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。