ADP7185：高性能低噪聲LDO線性穩(wěn)壓器的深度解析

在電子設(shè)計領(lǐng)域，線性穩(wěn)壓器是不可或缺的關(guān)鍵組件，它能為各種電路提供穩(wěn)定的電源。今天，我們就來深入探討一款性能卓越的低噪聲LDO線性穩(wěn)壓器——ADP7185。

文件下載：ADP7185.pdf

一、ADP7185概述

ADP7185是一款CMOS低噪聲LDO線性穩(wěn)壓器，輸入電壓范圍為 -2.0 V至 -5.5 V，最大輸出電流可達 -500 mA。它專為高性能模擬和混合信號電路設(shè)計，能在 -0.5 V至 -4.5 V的輸出電壓范圍內(nèi)穩(wěn)定工作。采用先進的專有架構(gòu)，ADP7185具備高電源抑制比（PSRR）和低噪聲特性，搭配4.7 μF陶瓷輸出電容就能實現(xiàn)出色的線路和負載瞬態(tài)響應(yīng)。

二、關(guān)鍵特性

2.1 電壓與電流參數(shù)

• 輸入電壓范圍： -2.0 V至 -5.5 V，能適應(yīng)多種電源環(huán)境。
• 最大輸出電流： -500 mA，可滿足大多數(shù)中低功率電路的需求。
• 固定輸出電壓選項：提供15種固定輸出電壓，常見的有 -0.5 V、 -1.0 V、 -1.2 V等，特殊訂單還可提供 -0.8 V、 -0.9 V等電壓。
• 可調(diào)輸出電壓：通過外部反饋分壓器，輸出電壓可在 -0.5 V至 -VIN + 0.5 V范圍內(nèi)調(diào)節(jié)。

2.2 低噪聲與高PSRR

• 輸出噪聲：在100 Hz至100 kHz范圍內(nèi)，輸出噪聲低至4 μV rms，且與輸出電壓無關(guān)。
• 噪聲頻譜密度：在10 kHz至1 MHz范圍內(nèi)，噪聲頻譜密度為20 nV/√Hz。
• PSRR：在 -500 mA負載下，10 kHz時PSRR為68 dB，100 kHz時為50 dB，1 MHz時為40 dB，能有效抑制電源噪聲。

2.3 其他特性

• 低壓差：在 -500 mA負載下，典型壓差為 -190 mV。
• 輸出電壓精度：初始輸出電壓精度為 ±0.5%，在線路、負載和溫度變化時，輸出電壓精度為 ±2.2%。
• 低靜態(tài)電流：無負載時，典型工作電源電流為 -0.6 mA；關(guān)機電流典型值為 -2 μA（VIN = -5.5 V）。
• 穩(wěn)定性：搭配4.7 μF陶瓷輸入和輸出電容即可穩(wěn)定工作。
• 保護功能：具備電流限制和熱過載保護功能，增強了芯片的可靠性。
• 封裝：采用8引腳、2 mm × 2 mm LFCSP封裝，體積小巧，散熱性能好。

三、典型應(yīng)用

ADP7185適用于對噪聲敏感的應(yīng)用場景，如：

• 數(shù)據(jù)轉(zhuǎn)換：為模數(shù)轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）提供穩(wěn)定、低噪聲的電源，確保數(shù)據(jù)轉(zhuǎn)換的精度。
• 精密放大：為精密放大器提供純凈的電源，減少電源噪聲對放大信號的干擾。
• 通信與基礎(chǔ)設(shè)施：在通信設(shè)備和基礎(chǔ)設(shè)施中，提供穩(wěn)定的電源，保障設(shè)備的正常運行。
• 醫(yī)療與健康：滿足醫(yī)療設(shè)備對電源穩(wěn)定性和低噪聲的嚴格要求。
• 工業(yè)與儀器儀表：為工業(yè)設(shè)備和儀器儀表提供可靠的電源。

四、典型應(yīng)用電路

4.1 固定輸出電壓電路

以輸出電壓為 -3.3 V為例，通過合理配置電容和連接引腳，ADP7185能穩(wěn)定輸出 -3.3 V電壓，為后續(xù)電路提供穩(wěn)定電源。

4.2 可調(diào)輸出電壓電路

通過外部電阻分壓器，可以將輸出電壓設(shè)置為 -2.5 V等其他值，實現(xiàn)輸出電壓的靈活調(diào)整。

五、工作原理

ADP7185內(nèi)部由調(diào)節(jié)器模塊、參考模塊、GM放大器、反饋分壓器、LDO調(diào)節(jié)器和N溝道MOSFET傳輸晶體管組成。調(diào)節(jié)器模塊產(chǎn)生 -1.8 V的內(nèi)部電壓軌（VREG），為后續(xù)模塊供電；GM放大器產(chǎn)生參考電壓（VA），作為LDO調(diào)節(jié)器的參考。對于固定輸出電壓型號，VA電壓通過電阻分壓器比例生成；對于可調(diào)型號，VA電壓通過連接在VA和VAFB引腳之間的R1和R2電阻外部生成。LDO調(diào)節(jié)器根據(jù)負載電流的變化，調(diào)整NMOS器件的柵極電壓，以控制通過器件的電流。

六、可調(diào)模式操作

可調(diào)模式下，ADP7185的輸出電壓可通過外部電壓分壓器設(shè)置，計算公式為 (V_{OUT }=-0.5 V(1+R 1 / R 2))。為了最大化PSRR性能，R2至少應(yīng)為10 kΩ。

七、使能引腳操作

ADP7185通過EN引腳控制VOUT引腳的開啟和關(guān)閉。當EN相對于GND高于 +1.25 V或低于 -1.3 V時，VOUT開啟；當EN為0 V時，VOUT關(guān)閉。若要實現(xiàn)自動啟動，可將EN連接到VIN。

八、啟動時間

ADP7185在輸出啟用時采用內(nèi)部軟啟動來限制浪涌電流。啟動時間取決于輸出電壓選項和 (C{AFB}) 電容的值?？倖訒r間主要由 (C{A}) 和 (C{AFB}) 的時間常數(shù)決定，分別為 (tau {1}simeq C{A}× ((RI+R2)| Z{OUT})) 和 (tau{2}=C{A F B} × R I)。

九、應(yīng)用信息

9.1 ADIsimPower設(shè)計工具

ADIsimPower設(shè)計工具集支持ADP7185，能幫助用戶快速生成完整的電源設(shè)計，包括原理圖、物料清單，并計算性能，還可根據(jù)成本、面積、效率和零件數(shù)量等因素進行優(yōu)化設(shè)計。

9.2 電容選擇

• 輸出電容：建議使用最小4.7 μF、ESR為0.05 Ω或更小的電容，以確保ADP7185的穩(wěn)定性。較大的輸出電容可改善負載電流變化時的瞬態(tài)響應(yīng)。
• 輸入旁路電容：將4.7 μF或更大的電容從VIN連接到GND，可降低電路對PCB布局的敏感性。
• CA和CAFB電容：CA電容用于生成主導(dǎo)極點，確保GM放大器的穩(wěn)定性；CAFB電容連接在VA和VAFB引腳之間，可使GM放大器的交流增益保持為1，從而降低輸出電壓噪聲。

9.3 欠壓鎖定（UVLO）

UVLO電路可保護系統(tǒng)免受電源欠壓影響。當VIN上的輸入電壓高于 -1.58 V的UVLO下降閾值時，LDO輸出關(guān)閉；當電壓低于 -1.77 V的UVLO上升閾值時，LDO再次啟用。UVLO電路具有90 mV的典型滯后，可防止設(shè)備因VIN噪聲而振蕩。

9.4 電流限制和熱過載保護

ADP7185具備電流限制和熱過載保護功能。當輸出負載達到 -900 mA（典型值）時，輸出電壓降低以維持恒定電流限制；當結(jié)溫超過150°C（典型值）時，輸出關(guān)閉，結(jié)溫降至135°C（典型值）以下時，輸出再次開啟。

9.5 熱考慮

在低輸入輸出電壓差的應(yīng)用中，ADP7185散熱較少；但在高溫和高輸入電壓的應(yīng)用中，可能會導(dǎo)致結(jié)溫超過125°C。為確保可靠運行，需進行熱分析，可通過 (T{J}=T{A}+left(left(V{I N}-V{OUT }right) × I{LOAD }right) × theta{I A}) 計算結(jié)溫，并根據(jù)需要調(diào)整PCB銅面積以降低熱阻。

十、PCB布局考慮

• 輸入電容（ (C_{IN}) ）應(yīng)盡可能靠近VIN和GND引腳。
• 輸出電容（ (C_{OUT}) ）應(yīng)盡可能靠近VOUT和GND引腳。
• 旁路電容（ (C{A}) 和 (C{REG}) ）應(yīng)靠近各自的引腳（VA和VREG）和GND。
• 使用0805或0603尺寸的電容和電阻，以實現(xiàn)最小的PCB面積。
• 將暴露焊盤連接到VIN，以增強散熱性能。

十一、訂購指南

ADP7185提供多種型號，包括固定輸出電壓型號和可調(diào)輸出電壓型號，封裝均為8引腳LFCSP。同時，還提供評估板，方便用戶進行測試和驗證。

綜上所述，ADP7185憑借其出色的性能和豐富的功能，在眾多電子應(yīng)用中具有廣泛的應(yīng)用前景。電子工程師在設(shè)計時，可根據(jù)具體需求合理選擇ADP7185，并結(jié)合上述設(shè)計要點進行優(yōu)化，以實現(xiàn)最佳的電源解決方案。你在使用ADP7185的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。