FPGA調(diào)試時硬件設計中及其重要的一步，本文就在FPGA調(diào)試過程中存在3種常見的誤解，進行一些討論:

誤解#1：調(diào)試工作的存在, 是因為工程師不夠稱職。

誤解#2：單一處理方法應解決所有調(diào)試問題。

誤解#3：FPGA調(diào)試硬件總是“浪費”資源。

可以很負責的說：即使是最好的工程師也需要進行調(diào)試驗證工作。

如果“Debugging”這個個詞會讓你覺得厭煩的話，我們可以換一種說法“功能驗證”、“功能測試”、性能檢測”等。目前雖然可以通過工程師改進技術、實現(xiàn)方法、以及憑借自身經(jīng)驗和能力解決驗證過程中出現(xiàn)的大多數(shù)問題。但仍然取代不了驗證設計在工程設計中的核心地位。在工程設計中調(diào)試工作往往會帶來一定程度的復雜性，這使得調(diào)試工作已經(jīng)成為電子系統(tǒng)設計中一個極其復雜的任務過程。

調(diào)試工作涉及多種技術、工具，而工程師關鍵工作在于選擇正確的技術以更有效地實現(xiàn)目標。

工程師常常抱怨硬件驗證不能提供類如同仿真一般的可視化。但是我相信此問題的關鍵在于傳統(tǒng)嵌入式LA (ILA) 受限于存儲容量的大小，無法可視化足夠多的調(diào)試信息。如采用合適的調(diào)試工具，則可實現(xiàn)理想的可視化效果。如下圖可Exostiv實現(xiàn)大容量調(diào)試數(shù)據(jù)追蹤，實現(xiàn)理想的可視化調(diào)試。

高達8GB的外部存儲器，從而提供比現(xiàn)有嵌入式儀器解決方案大100.000倍的總跟蹤容量

EXOSTIV超過1小時以突發(fā)方式捕獲8GB數(shù)據(jù)

在調(diào)試中我們通常需要預留一部分“資源”。比如眾所周知，調(diào)試工作需要預留硬件資源：如I/Os, logic and memory等FPGA資源；如連接器或者用于數(shù)據(jù)收集并保證信號完整性的某些PCB資源。

除此之位以項目的角度來分析，調(diào)試工作同樣需要“工程資源”——通常是工程團隊用于查找所選調(diào)試策略的錯誤所花費的時間。

綜上情況都會使我們的項目預算產(chǎn)生額外的成本開銷

• PCB上用于調(diào)試的額外硬件成本；

• 邏輯分析儀或示波器的成本;

• 實施特定調(diào)試策略的工程小時成本。

如何平衡成本開銷（硬件資源和工程資源），則成為選擇何種調(diào)試方案的重中之重。

EXOSTIV?是一款面向FPGA開發(fā)的創(chuàng)新調(diào)試解決方案。他提供了遠超JTAG調(diào)試工具的采樣數(shù)據(jù)存儲深度，卻只使用遠比邏輯分析儀少的IO資源。它對FPGA邏輯資源使用影響很小，并且能夠進行TB級波形數(shù)據(jù)的分析，可大大縮短FPGA開發(fā)的調(diào)試周期。EXOSTIV支持全系列Xilinx All Programmable器件，支持Intel Stratix 10、Arria 10、Cyclone 10系列器件的調(diào)試。

EXOSTIV具有以下特色：

• 采用FPGA的串行收發(fā)器將捕獲到的數(shù)據(jù)流放到一個外部存儲器，并提供高達8GB的存儲空間

• 最高支持32768個內(nèi)部信號的連續(xù)重復捕獲，可在FPGA運行速度下同時捕獲數(shù)據(jù)

• Exostiv IP提供動態(tài)多路復用控制器，可添加盡量多的捕獲信號，以減少重新編譯FPGA的次數(shù)

• 使用MYRIAD波形分析軟件，為該行業(yè)第一款支持TB級數(shù)字/模擬波形數(shù)據(jù)的快速分析工具

• 數(shù)據(jù)集采樣的動態(tài)開關控制，充分利用收發(fā)器帶寬用于更深層次的捕獲

• 高達4x12.5Gbps的數(shù)據(jù)傳輸帶寬，支持通過SFP/SFP+/QSFP/QSFP+/HDMI/FMC接口與FPGA板卡連接

Exostiv 的主營業(yè)務:

Exostiv Labs是Byte Paradigm sprl的一個部門，主要提供FPGA調(diào)試創(chuàng)新解決方案。

依元素科技是 Xilinx官方授權(quán)培訓合作伙伴，我們除了在本地為您提供Exostiv的高性能FPGA調(diào)試工具與技術支持，我們還有全球最新的Xilinx 官方培訓課程服務供您選擇，能夠為您的項目提供全方位的支持，縮短您的項目開發(fā)周期。