基于SiC MOSFET的多相交錯(cuò)并聯(lián)LLC變換器的均流控制：阻抗匹配與算法補(bǔ)償?shù)纳疃妊芯?/p>

1. 引言：高功率多相交錯(cuò)并聯(lián)LLC變換器的發(fā)展與核心痛點(diǎn)

在全球能源轉(zhuǎn)型、電動(dòng)汽車（EV）超充基礎(chǔ)設(shè)施建設(shè)、超算數(shù)據(jù)中心供電架構(gòu)升級(jí)以及固態(tài)變壓器（SST）技術(shù)快速演進(jìn)的大背景下，電力電子變換器正朝著極高功率密度和極高轉(zhuǎn)換效率的方向邁進(jìn) 。當(dāng)單級(jí)功率需求跨越10kW的門檻時(shí)，傳統(tǒng)的單相電感-電感-電容（LLC）諧振變換器在物理與熱力學(xué)上逐漸暴露出難以逾越的瓶頸。單相架構(gòu)在處理上百安培的輸入輸出電流時(shí)，初級(jí)側(cè)開關(guān)管將承受極端的電流應(yīng)力，次級(jí)側(cè)同步整流（SR）管及濾波電容則需要應(yīng)對(duì)巨大的高頻紋波電流，進(jìn)而引發(fā)不可接受的熱集中與器件加速老化問題 。為突破這一功率限制，多相交錯(cuò)并聯(lián)（Multi-phase Interleaving）架構(gòu)成為了業(yè)界公認(rèn)的必然選擇 。通過將多個(gè)獨(dú)立的LLC諧振腔并聯(lián)，并在各相之間引入固定的相位差（例如雙相交錯(cuò)的180度、三相交錯(cuò)的120度），系統(tǒng)能夠在成倍提升總功率容量的同時(shí)，利用紋波交錯(cuò)對(duì)消原理大幅降低輸入與輸出濾波電容的體積，實(shí)現(xiàn)系統(tǒng)熱應(yīng)力的均勻分布 。

伴隨第三代寬禁帶（WBG）半導(dǎo)體技術(shù)的全面商用，特別是碳化硅（SiC）MOSFET在導(dǎo)通電阻、開關(guān)速度及耐高溫特性上的突破，多相LLC變換器的開關(guān)頻率得以從傳統(tǒng)的數(shù)十千赫茲躍升至數(shù)百千赫茲 。SiC MOSFET的極低輸出電容（Coss）和反向恢復(fù)電荷（Qrr）特性，使得LLC變換器能夠在全負(fù)載范圍內(nèi)完美實(shí)現(xiàn)初級(jí)側(cè)開關(guān)管的零電壓開通（ZVS）與次級(jí)側(cè)整流管的零電流關(guān)斷（ZCS），從而將系統(tǒng)效率推向98%甚至99%以上的物理極限 。

然而，這種高效的高頻多相交錯(cuò)架構(gòu)在實(shí)際工程落地中面臨著一個(gè)極其嚴(yán)峻的痛點(diǎn)：LLC諧振腔對(duì)無源元件（電感L、電容C）的參數(shù)極其敏感 。在多相并聯(lián)系統(tǒng)中，由于電磁元器件制造工藝的限制，各相的諧振電感（Lr）、勵(lì)磁電感（Lm）和諧振電容（Cr）不可避免地存在物理偏差（通常在±2%至±5%之間） 。由于交錯(cuò)并聯(lián)的控制邏輯要求所有相必須在同一開關(guān)頻率下運(yùn)行以維持紋波對(duì)消所需的相位差，這種物理偏差會(huì)導(dǎo)致各相諧振頻率不一致，進(jìn)而使得在同一工作頻率下，各相的輸入阻抗出現(xiàn)顯著差異 。阻抗的失配會(huì)直接引發(fā)嚴(yán)重的穩(wěn)態(tài)與動(dòng)態(tài)功率不均。若缺乏有效的干預(yù)手段，功率分配較多的一相將承受急劇上升的電流，導(dǎo)致該相變壓器磁芯深度飽和、繞組極度過熱，最終引發(fā)熱失控甚至燒毀整個(gè)變換器模塊 。

本研究報(bào)告將對(duì)基于SiC MOSFET的多相交錯(cuò)并聯(lián)LLC變換器的均流控制技術(shù)進(jìn)行窮盡式的前沿剖析。報(bào)告將深入解構(gòu)阻抗匹配與功率失衡的物理機(jī)制，全面評(píng)估硬件對(duì)稱性設(shè)計(jì)的局限，并詳細(xì)論述基于頻率微調(diào)（PFM）與相位輔助控制的復(fù)合調(diào)節(jié)核心理論 。此外，結(jié)合基本半導(dǎo)體（BASiC Semiconductor）最新的1200V及750V系列SiC MOSFET的電熱特性參數(shù)，本報(bào)告將提出針對(duì)10kW以上LLC變換器設(shè)計(jì)的實(shí)戰(zhàn)化數(shù)字控制建議。通過在DSP中引入原邊電流檢測(cè)與死區(qū)時(shí)間微調(diào)的閉環(huán)補(bǔ)償算法，研發(fā)團(tuán)隊(duì)能夠徹底擺脫對(duì)硬件絕對(duì)對(duì)稱的依賴，確保在惡劣工況下，多相并聯(lián)路數(shù)的不均衡度被嚴(yán)格控制在2%以內(nèi) 。

2. LLC諧振腔阻抗特性與功率不平衡的物理根源

為了構(gòu)建高精度的均流控制算法，必須首先從第一性原理出發(fā)，深刻理解LLC諧振變換器中元件公差導(dǎo)致功率嚴(yán)重失衡的數(shù)學(xué)與物理機(jī)制。基波分析法（First Harmonic Approximation, FHA）是解析LLC諧振腔交流等效阻抗的最有效工具 。在FHA模型中，由全橋或半橋逆變器產(chǎn)生的方波電壓被近似為其基波分量，該基波電壓驅(qū)動(dòng)由諧振電感（Lr）、諧振電容（Cr）和勵(lì)磁電感（Lm）構(gòu)成的非線性諧振網(wǎng)絡(luò) 。

2.1 諧振頻率漂移與增益曲線的分化

單一LLC諧振腔具有兩個(gè)關(guān)鍵的特征頻率：由Lr和Cr串聯(lián)決定的第一諧振頻率（fr1），以及由Lm參與諧振決定的第二諧振頻率（fr2） 。在FHA框架下，LLC變換器的直流電壓增益（Mv）是歸一化開關(guān)頻率（fn = fs / fr1）、電感比（m = (Lr + Lm) / Lr）以及品質(zhì)因數(shù)（Q = √(Lr / Cr) / Rac，其中Rac為折算到初級(jí)側(cè)的交流等效負(fù)載阻抗）的非線性函數(shù) 。

在理想的N相交錯(cuò)并聯(lián)系統(tǒng)中，每一相的諧振參數(shù)完全一致，即 Lr1 = Lr2 =... = Lrn，且 Cr1 = Cr2 =... = Crn 。此時(shí)，系統(tǒng)的主控制器通過單一的脈沖頻率調(diào)制（PFM）輸出全局統(tǒng)一的開關(guān)頻率（fs）驅(qū)動(dòng)所有相，各相在相同的歸一化頻率點(diǎn)上運(yùn)行，獲得完全相等的電壓增益和相同的輸出電流 。

然而，在工業(yè)化生產(chǎn)中，即使是經(jīng)過嚴(yán)格篩選的諧振電容（如高壓聚丙烯薄膜電容）和高頻磁性元件，其標(biāo)稱容差也難以低于±3%至±5% 。假設(shè)在一個(gè)兩相交錯(cuò)LLC系統(tǒng)中，相1的諧振電容存在+4%的偏差，而相2的諧振電容存在-4%的偏差，這微小的物理畸變將直接導(dǎo)致相1的諧振頻率（fr1_ph1）向下漂移，相2的諧振頻率（fr1_ph2）向上漂移 。由于兩相共用直流輸入母線電壓（Vin）并并聯(lián)于同一輸出負(fù)載總線（Vout），它們必須滿足相同的強(qiáng)制系統(tǒng)增益要求 。

當(dāng)電壓閉環(huán)控制器尋找一個(gè)穩(wěn)態(tài)開關(guān)頻率（fs）以維持輸出電壓恒定時(shí)，這個(gè)全局唯一的fs對(duì)于相1和相2而言，意味著截然不同的歸一化頻率（fn1 ≠ fn2） 。從交流阻抗的角度來看，諧振腔的輸入阻抗（Zin）在頻域上表現(xiàn)出陡峭的V型曲線 。在工作頻率點(diǎn)附近，阻抗對(duì)頻率的導(dǎo)數(shù)極高。因此，盡管元件參數(shù)僅有區(qū)區(qū)百分之幾的偏差，但在統(tǒng)一的方波激勵(lì)電壓下，兩相諧振腔呈現(xiàn)出的等效輸入阻抗可能存在30%乃至50%的巨大差異 。根據(jù)歐姆定律（I = V / Zin），低阻抗相（例如工作點(diǎn)更靠近其諧振峰值的一相）將吸收系統(tǒng)絕大部分的功率，導(dǎo)致其初級(jí)諧振電流劇增 。

2.2 變壓器熱失控與磁飽和的災(zāi)難性演進(jìn)

這種由靜態(tài)阻抗失配引發(fā)的初始電流不平衡，會(huì)在大功率連續(xù)運(yùn)行中引發(fā)惡性的正反饋循環(huán)。當(dāng)某一相（如相1）承載了超過設(shè)計(jì)裕度的電流時(shí)，其諧振電感和主變壓器的銅損（I^2R）以及磁芯損耗將呈指數(shù)級(jí)上升 。高頻變壓器在異常高溫下，其磁芯材料（如鐵氧體）的飽和磁通密度（Bsat）會(huì)隨著溫度的升高而顯著下降 。

在LLC變換器中，勵(lì)磁電流（Im）負(fù)責(zé)在死區(qū)時(shí)間內(nèi)抽取節(jié)點(diǎn)電容電荷以實(shí)現(xiàn)ZVS 。如果相1的輸出電流過大，等效品質(zhì)因數(shù)（Q）急劇變化，可能導(dǎo)致該相偏離感性工作區(qū)，甚至在瞬態(tài)進(jìn)入容性工作區(qū)（Capacitive Mode） 。在容性區(qū)，初級(jí)開關(guān)管不僅將喪失ZVS特性，其體二極管還會(huì)在導(dǎo)通期間發(fā)生災(zāi)難性的硬關(guān)斷（反向恢復(fù)），產(chǎn)生極其劇烈的電流尖峰和電磁干擾（EMI），瞬間擊穿SiC MOSFET 。即使未進(jìn)入容性區(qū)，長(zhǎng)期的嚴(yán)重過流也會(huì)使局部過熱的變壓器由于伏秒積不平衡和Bsat下降而進(jìn)入深度磁飽和，此時(shí)變壓器初級(jí)繞組的阻抗驟降為導(dǎo)線直流電阻，瞬間涌入的短路級(jí)電流將直接燒毀變壓器和整個(gè)橋臂 。因此，在10kW以上的多相并聯(lián)系統(tǒng)中，功率不均不僅是效率優(yōu)化的課題，更是關(guān)乎系統(tǒng)生死存亡的底線問題。

3. SiC MOSFET的電熱特性對(duì)均流機(jī)制的深遠(yuǎn)影響

為了在數(shù)字控制層面上精準(zhǔn)實(shí)施均流補(bǔ)償，深入掌握所使用的功率半導(dǎo)體器件在極端工況下的電熱物理行為是必不可少的。SiC MOSFET相較于傳統(tǒng)硅（Si）基IGBT或CoolMOS，在多相并聯(lián)應(yīng)用中展現(xiàn)出截然不同的靜態(tài)與動(dòng)態(tài)響應(yīng)規(guī)律 。以下數(shù)據(jù)分析基于基本半導(dǎo)體（BASiC Semiconductor）針對(duì)1200V高壓平臺(tái)和750V中壓平臺(tái)推出的最新B3M系列SiC MOSFET。基本半導(dǎo)體一級(jí)代理商-傾佳電子力推BASiC基本半導(dǎo)體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅(qū)動(dòng)板，PEBB電力電子積木，Power Stack功率套件等全棧電力電子解決方案。?

基本半導(dǎo)體授權(quán)代理商傾佳電子楊茜致力于推動(dòng)國(guó)產(chǎn)SiC碳化硅模塊在電力電子應(yīng)用中全面取代進(jìn)口IGBT模塊，助力電力電子行業(yè)自主可控和產(chǎn)業(yè)升級(jí)！

3.1 導(dǎo)通電阻（Rds(on)）的正溫度系數(shù)與熱自平衡局限

對(duì)于并聯(lián)功率器件而言，導(dǎo)通電阻的溫度系數(shù)直接決定了器件間的穩(wěn)態(tài)電流分配?；景雽?dǎo)體的SiC MOSFET具有極為顯著的正溫度系數(shù)（PTC）。

表1：基本半導(dǎo)體1200V SiC MOSFET關(guān)鍵電熱參數(shù)特性比較

如表1所示，B3M011C120Z在結(jié)溫（Tj）從25°C上升至175°C時(shí)，其典型RDS(on)?從11mΩ飆升至20mΩ，增幅高達(dá)81.8% 。在傳統(tǒng)的器件直接并聯(lián)（如兩個(gè)MOSFET并聯(lián)在同一個(gè)橋臂中）場(chǎng)景下，這種正溫度系數(shù)是一個(gè)優(yōu)勢(shì)，因?yàn)樗軌驅(qū)崿F(xiàn)熱自平衡：溫度較高的器件電阻增大，從而迫使電流流向溫度較低的器件 。

然而，在多相交錯(cuò)并聯(lián)LLC拓?fù)渲?，這種效應(yīng)的作用是高度局限的 。因?yàn)楦飨嘀g的電流不均是由無源諧振腔的交流阻抗（Zin）失配主導(dǎo)的。雖然過熱相的開關(guān)管電阻增大確實(shí)增加了該相電路的串聯(lián)交流等效電阻（Rac），對(duì)品質(zhì)因數(shù)Q產(chǎn)生微小的阻尼作用，但這不足以抵消由于諧振電容偏差造成的數(shù)十安培量級(jí)的基波電流差異 。過分依賴Rds(on)的自平衡只會(huì)導(dǎo)致該相產(chǎn)生更嚴(yán)重的傳導(dǎo)損耗（Pcond = Irms^2 * Rds(on)），加速熱失控 。

3.2 閾值電壓（Vgs(th)）的負(fù)溫度系數(shù)與動(dòng)態(tài)死區(qū)漂移

與導(dǎo)通電阻的特性相反，SiC MOSFET的柵極閾值電壓（Vgs(th)）呈現(xiàn)明顯的負(fù)溫度系數(shù)（NTC） 。

表2：基本半導(dǎo)體750V SiC MOSFET關(guān)鍵電熱參數(shù)特性比較

如表2所示，無論是750V系列還是1200V系列的BASiC SiC MOSFET，當(dāng)結(jié)溫從25°C升高到175°C時(shí)，典型的Vgs(th)均從2.7V顯著下降至1.9V 。這一特性對(duì)死區(qū)時(shí)間（Dead-time）的設(shè)計(jì)與多相數(shù)字均流控制有著致命的隱藏影響。

當(dāng)多相系統(tǒng)發(fā)生功率不均衡時(shí)，過載相的溫度將遠(yuǎn)高于正常相 。由于負(fù)溫度系數(shù)效應(yīng)，過熱相中的SiC MOSFET將具有更低的閾值電壓。這意味著在相同的柵極驅(qū)動(dòng)信號(hào)和充放電回路下，過熱相的器件將比冷態(tài)相更早開啟（Turn-on earlier），并且更晚關(guān)斷（Turn-off later） 。這種微秒級(jí)的動(dòng)態(tài)脈寬漂移等效于在無意中改變了該相的有效占空比和基波激勵(lì)電壓的大小，從而在原有的諧振阻抗失配之上，疊加了無法預(yù)測(cè)的動(dòng)態(tài)脈寬不對(duì)稱 。如果DSP控制器未能識(shí)別這一熱漂移，或者依然使用固定的靜態(tài)死區(qū)時(shí)間，極易在高溫下誘發(fā)橋臂直通（Shoot-through），或者導(dǎo)致均流環(huán)路的振蕩失穩(wěn) 。

3.3 極低輸出電容（Coss）帶來的高頻控制裕度

為了在數(shù)百千赫茲下實(shí)現(xiàn)ZVS，LLC變換器依賴勵(lì)磁電流（Im）在死區(qū)時(shí)間內(nèi)抽走節(jié)點(diǎn)上即將導(dǎo)通的MOSFET的輸出電容（Coss）電荷，并對(duì)即將關(guān)斷的MOSFET的Coss進(jìn)行充電 。BASiC的SiC MOSFET具備極低的Coss，例如B3M040075Z在500V時(shí)的典型Coss僅為130pF，對(duì)應(yīng)的存儲(chǔ)能量（Eoss）僅為18μJ 。

低Coss特性賦予了全橋節(jié)點(diǎn)極高的dv/dt電壓轉(zhuǎn)換率，使得ZVS的實(shí)現(xiàn)只需要極短的基準(zhǔn)死區(qū)時(shí)間 。這為DSP進(jìn)行死區(qū)時(shí)間微調(diào)（Dead-time Micro-adjustment）控制留出了極其寬廣的線性調(diào)節(jié)裕度，使得控制器能夠通過微調(diào)死區(qū)時(shí)間來精確控制諧振腔的有效導(dǎo)通角，進(jìn)而控制注入功率，而不會(huì)因?yàn)樗绤^(qū)過長(zhǎng)導(dǎo)致體二極管長(zhǎng)時(shí)導(dǎo)通引發(fā)損耗，也不會(huì)因?yàn)樗绤^(qū)過短而破壞ZVS狀態(tài) 。此外，這些器件均采用了包含開爾文源極（Kelvin Source, Pin 3）的TO-247-4封裝 。開爾文連接在物理上將大電流的高di/dt功率回路與柵極驅(qū)動(dòng)信號(hào)的返回回路解耦，徹底消除了共源極電感帶來的開關(guān)震蕩和誤導(dǎo)通風(fēng)險(xiǎn) 。這是在DSP中實(shí)施亞納秒（Sub-nanosecond）級(jí)別死區(qū)微調(diào)算法的硬件地基，確保了數(shù)字指令能夠無畸變地轉(zhuǎn)化為開關(guān)管的瞬態(tài)響應(yīng) 。

4. 純硬件對(duì)稱與無源阻抗匹配技術(shù)的工程局限性

在認(rèn)識(shí)到參數(shù)偏差的危害后，早期的電源研發(fā)團(tuán)隊(duì)曾試圖通過高精度的硬件分選（Binning）以及無源阻抗匹配（Passive Impedance Matching, PIM）技術(shù)來強(qiáng)行拉平各相的阻抗差異 。這些方案在10kW以下的中小功率電源中具備一定的可行性，但在超大功率充電樁或數(shù)據(jù)中心高密電源中，卻暴露出難以克服的物理與系統(tǒng)級(jí)缺陷 。

4.1 共電感與共電容（CI/CC）架構(gòu)的弊端

無源阻抗匹配通常采用共用無源器件的策略，例如共電容（Common Capacitor, CC）或共電感（Common Inductor, CI）架構(gòu) 。通過將兩相或多相LLC的諧振電容或諧振電感進(jìn)行物理并聯(lián)或磁耦合，系統(tǒng)在交流等效電路上構(gòu)造出了正負(fù)虛擬電阻，從而使得各相在面對(duì)不同的諧振電流時(shí)，其內(nèi)部的等效輸入阻抗被自動(dòng)鉗位至一致水平 。這種方法雖然完全不需要DSP參與復(fù)雜的均流運(yùn)算，便可實(shí)現(xiàn)“天然均流”（Natural Current Sharing），但在大功率場(chǎng)景下具有三個(gè)致命痛點(diǎn) ：

切相（Phase-Shedding）能力的喪失： 10kW以上電源系統(tǒng)必須面對(duì)寬廣的負(fù)載變化。在輕載（如20%額定負(fù)載）情況下，如果多相LLC同時(shí)運(yùn)行，其勵(lì)磁電流（Im）的環(huán)流損耗、開關(guān)損耗以及變壓器的固定鐵損將嚴(yán)重拖垮系統(tǒng)效率 。最佳的系統(tǒng)級(jí)優(yōu)化策略是執(zhí)行切相（Phase Shedding），即關(guān)閉部分相位，將功率集中在一相或兩相上以維持最佳的Q值與滿載效率 。然而，CI/CC架構(gòu)在物理電路上將各相強(qiáng)行綁定，切斷某一相的驅(qū)動(dòng)會(huì)導(dǎo)致共用諧振元件產(chǎn)生災(zāi)難性的過電壓或直流偏磁，因此這類硬件強(qiáng)制均流系統(tǒng)基本無法實(shí)現(xiàn)平滑、高效的切相操作 。

次級(jí)側(cè)電流的不平衡轉(zhuǎn)移： 無源阻抗匹配大多只針對(duì)初級(jí)側(cè)諧振回路 。由于各個(gè)變壓器的激磁電感（Lm）、漏感以及次級(jí)整流管的正向壓降（Vf）仍然存在離散性，初級(jí)側(cè)均流并不能保證轉(zhuǎn)移到次級(jí)側(cè)的整流電流達(dá)到平衡 。研究表明，在某些CI架構(gòu)中，由于開關(guān)時(shí)序的微小錯(cuò)位，次級(jí)側(cè)的電流不均衡度（CS Error）依然極高，且濾波電容上的紋波被惡化，導(dǎo)致次級(jí)同步整流電路（SR）的壽命大幅縮短 。

大功率磁件的體積與散熱噩夢(mèng)： 強(qiáng)行構(gòu)造一個(gè)能同時(shí)承受10kW級(jí)別多相疊加高頻諧振電流而不發(fā)生磁飽和的“共用電感”或“集成磁件”，不僅其體積龐大，而且磁芯內(nèi)部的磁通交互極其復(fù)雜，難以處理高頻趨膚效應(yīng)和臨近效應(yīng)帶來的局部熱斑 。這與應(yīng)用SiC MOSFET追求極致功率密度的初衷背道而馳 。

因此，對(duì)于研發(fā)團(tuán)隊(duì)在設(shè)計(jì) 10kW 以上 LLC 時(shí)，行業(yè)實(shí)戰(zhàn)建議明確指出：不應(yīng)單純依賴硬件對(duì)稱與無源阻抗匹配。唯有引入具有深度解耦能力的數(shù)字化補(bǔ)償環(huán)路，方能在保證各相完全獨(dú)立的前提下，實(shí)現(xiàn)極高精度的全功率段均流與動(dòng)態(tài)切相 。

5. 核心理論體系：基于PFM與相位輔助控制的復(fù)合調(diào)節(jié)機(jī)制

摒棄了笨重的硬件均流方案，現(xiàn)代高密變換器將解決思路轉(zhuǎn)向了全數(shù)字化控制架構(gòu)。多相交錯(cuò)并聯(lián)LLC數(shù)字均流的核心難點(diǎn)在于：如何在一個(gè)需要維持絕對(duì)同頻（fs一致）以保證紋波交錯(cuò)對(duì)消的系統(tǒng)中，為各個(gè)獨(dú)立相位找到額外的控制自由度以調(diào)節(jié)其輸出功率？

其核心理論框架建立在基于頻率微調(diào)（Pulse Frequency Modulation, PFM）與相位輔助控制（Phase-Shift Modulation, PSM）的復(fù)合調(diào)節(jié)機(jī)制之上 。這一控制體系通過高頻數(shù)字信號(hào)處理器（DSP，如TI C2000或Infineon XDPP1100系列）的雙閉環(huán)架構(gòu)得以實(shí)施 。

5.1 外環(huán)電壓調(diào)節(jié)：基于PFM的全局同步頻率控制

LLC變換器調(diào)壓的本質(zhì)是利用諧振網(wǎng)絡(luò)在不同頻率下的阻抗衰減特性。因此，電壓外環(huán)的唯一任務(wù)是控制總線電壓。DSP通過高精度的ADC采樣變換器的直流輸出電壓（Vo），將其與設(shè)定參考值（Vref）進(jìn)行比對(duì)，誤差信號(hào)送入數(shù)字電壓環(huán)補(bǔ)償器（通常為非線性PI控制器或二階、三階數(shù)字濾波器結(jié)構(gòu)） 。

該補(bǔ)償器輸出一個(gè)目標(biāo)開關(guān)周期（Ts），即全局開關(guān)頻率（fs） 。為了維持理想的多相交錯(cuò)效果（如三相系統(tǒng)中的120°、240°相位偏移），這個(gè)統(tǒng)一的Ts會(huì)被同時(shí)寫入DSP內(nèi)部所有關(guān)聯(lián)的高分辨率脈寬調(diào)制模塊（HR-PWM）的周期寄存器中 。此時(shí)，所有相位被“鎖頻”，這意味著傳統(tǒng)的僅靠改變單相頻率來實(shí)現(xiàn)降載的調(diào)頻均流法（Frequency-controlled current balancing）在交錯(cuò)系統(tǒng)中失效 。

5.2 內(nèi)環(huán)均流調(diào)節(jié)：相位輔助控制（PSM）與零矢量注入

在頻率被全局鎖定的約束下，系統(tǒng)必須利用改變諧振腔基波激勵(lì)電壓幅值的手段來控制單相功率 。對(duì)于典型的全橋LLC諧振變換器，初級(jí)側(cè)由四個(gè)SiC MOSFET組成超前橋臂（Leading Leg）和滯后橋臂（Lagging Leg）。在傳統(tǒng)的完全諧振狀態(tài)下，超前橋臂與滯后橋臂之間的相位差（Shift Angle, ?）固定為180°，此時(shí)全橋輸出端（A點(diǎn)與B點(diǎn)之間）向諧振網(wǎng)絡(luò)施加的是占空比為100%的方波電壓（±Vin） 。

相位輔助控制（PSM）的精髓在于打破這一180°的固化相位關(guān)系 。當(dāng)系統(tǒng)檢測(cè)到某一相（例如相A）因?yàn)橹C振元件偏差而出現(xiàn)功率過大（電流超標(biāo)）時(shí)，DSP內(nèi)的獨(dú)立均流控制環(huán)路會(huì)激活。均流環(huán)的PI調(diào)節(jié)器根據(jù)相A電流與各相平均電流的偏差，計(jì)算出一個(gè)相位補(bǔ)償量（Δ?） 。隨后，DSP調(diào)整該相滯后橋臂驅(qū)動(dòng)信號(hào)相對(duì)于超前橋臂的移相角，使其變?yōu)??=180°?Δ? 。

這一移相操作在變壓器原邊產(chǎn)生了所謂的“零電壓矢量”（Zero-Voltage Vector） 。在零矢量期間，橋臂對(duì)角線的兩只開關(guān)管（如上管和上管，或下管和下管）同時(shí)導(dǎo)通，施加在諧振腔上的電壓差為0V 。根據(jù)傅里葉級(jí)數(shù)展開，移相后施加在諧振網(wǎng)絡(luò)上的基波交流激勵(lì)電壓（Vab,1?）的幅值將被數(shù)學(xué)函數(shù)嚴(yán)格調(diào)制：

∣Vab,1?∣=π4Vin??sin(2??)

通過減小內(nèi)部移相角?，基波激勵(lì)電壓幅值下降。即使相A的等效交流阻抗（Zin）因?yàn)槿莶疃停ㄟ^人為降低施加在其上的有效電壓（Vab,1?），其吸收的初級(jí)諧振電流（Ir = Vab,1 / Zin）也會(huì)被強(qiáng)行壓制，直至與其他相恢復(fù)絕對(duì)平衡 。這種混合控制架構(gòu)使得PFM與PSM在控制矩陣上完全正交解耦：PFM負(fù)責(zé)全局調(diào)壓，PSM獨(dú)立負(fù)責(zé)微觀削峰均流，完美解決了大功率并聯(lián)的基礎(chǔ)控制悖論 。

6. 精密數(shù)字均流的極致探索：算法死區(qū)時(shí)間微調(diào)補(bǔ)償

雖然PSM相位輔助控制能夠在宏觀上大幅修正功率失衡，但在實(shí)際的SiC MOSFET高頻電路應(yīng)用中，大范圍的內(nèi)部移相操作會(huì)導(dǎo)致初級(jí)側(cè)開關(guān)管在某些負(fù)載區(qū)間內(nèi)丟失ZVS條件，或者引發(fā)環(huán)流損耗的急劇增加 。對(duì)于大容量10kW+的嚴(yán)苛系統(tǒng)，不僅要求均流，還要求必須維持系統(tǒng)最高的轉(zhuǎn)換效率。為了實(shí)現(xiàn)“并聯(lián)路數(shù)不均衡度控制在 2% 以內(nèi)”這一終極設(shè)計(jì)目標(biāo)，實(shí)戰(zhàn)中最為高階且對(duì)軟開關(guān)影響最小的技術(shù)是：算法級(jí)的死區(qū)時(shí)間（Dead-Time）微幅補(bǔ)償與偏移調(diào)節(jié) 。

6.1 死區(qū)時(shí)間的功率傳遞效應(yīng)

在教科書級(jí)別的LLC理論中，死區(qū)時(shí)間（tdt?）僅僅是為了防止同一橋臂上下兩只MOSFET發(fā)生穿通（Shoot-through）而設(shè)置的安全保護(hù)間隔 。ZVS的達(dá)成條件要求死區(qū)時(shí)間必須足夠長(zhǎng)，使得變壓器勵(lì)磁電流（Im）能夠完全抽干即將開通的SiC MOSFET的輸出電容（Coss），并充滿即將關(guān)斷的管子的Coss 。

但在實(shí)際的微觀能量傳遞模型中，開關(guān)周期（Tsw?）由有效的諧振導(dǎo)通時(shí)間（To?）和兩倍的死區(qū)時(shí)間組成，即 Tsw?=To?+2tdt? 。在開關(guān)頻率（fs? = 1/Tsw?）被外環(huán)鎖定的情況下，死區(qū)時(shí)間實(shí)際上侵占了諧振網(wǎng)絡(luò)向副邊傳遞能量的有效窗口期 。增大某一個(gè)半個(gè)周期的死區(qū)時(shí)間，等同于對(duì)變壓器的有效施加電壓進(jìn)行了極其微弱的“削角”操作 。

6.2 利用高分辨PWM（HR-PWM）的亞納秒級(jí)微調(diào)算法

利用這一微觀效應(yīng)，DSP可以在完全不改變宏觀相移角的情況下，通過皮秒（Picosecond）級(jí)的高分辨率脈寬調(diào)制外設(shè)（如TI的HRPWM或Infineon的XDPP1100中具備78.125ps精度的模塊），對(duì)各相的死區(qū)時(shí)間進(jìn)行不對(duì)稱微調(diào) 。

例如，當(dāng)均流算法檢測(cè)到相B的輸出電流較平均值高出2.5%時(shí)，補(bǔ)償算法不直接修改其導(dǎo)通脈寬，而是選擇將其下降沿與上升沿之間的死區(qū)時(shí)間參數(shù)在安全閾值內(nèi)（保證ZVS）延長(zhǎng)若干納秒（ns） 。

死區(qū)時(shí)間的微幅延長(zhǎng)導(dǎo)致了相B輸入到諧振腔的基波電壓出現(xiàn)萬分之幾的幅值收縮 。

這一改變對(duì)整個(gè)諧振腔而言形同一次微弱的阻抗阻尼調(diào)節(jié)。

更重要的是，由于前文提及的SiC MOSFET存在閾值電壓（Vgs(th)）的負(fù)溫度系數(shù)（隨著溫度升高，器件傾向于更早導(dǎo)通、更晚關(guān)斷），過載發(fā)熱的相B實(shí)際上由于內(nèi)部熱漂移，其有效導(dǎo)通死區(qū)正面臨被“吃掉”的風(fēng)險(xiǎn) 。此時(shí)，DSP算法指令死區(qū)時(shí)間的延長(zhǎng)，不僅在電學(xué)上起到了削減功率輸出的作用，在熱力學(xué)和器件物理層面，更是直接補(bǔ)償了高溫引起的死區(qū)壓縮，避免了可能發(fā)生的局部硬開關(guān)或直通災(zāi)難 。

通過這種在DSP內(nèi)部閉環(huán)實(shí)現(xiàn)的動(dòng)態(tài)死區(qū)微調(diào)補(bǔ)償技術(shù)，無需增加任何外圍損耗性元器件，僅通過軟件寄存器的精密重載，就能夠?qū)崿F(xiàn)極其平滑且無損的電流校正，是確保10kW以上SiC LLC系統(tǒng)均衡度收斂至2%以內(nèi)的殺手锏 。

7. 均流控制環(huán)路的實(shí)戰(zhàn)設(shè)計(jì)：檢測(cè)、同步與切相策略

基于PFM、PSM及死區(qū)微調(diào)的數(shù)字化均流算法要在工業(yè)級(jí)DSP中落地，需要在硬件檢測(cè)網(wǎng)絡(luò)與固件架構(gòu)上進(jìn)行系統(tǒng)化設(shè)計(jì) 。單純的控制理論必須依靠高信噪比的反饋鏈路支撐 。

7.1 原邊諧振電流檢測(cè)的優(yōu)越性

在傳統(tǒng)的均流電源中，開發(fā)者常常利用直流輸出側(cè)的霍爾傳感器或分流器來測(cè)量各相電流 。然而，對(duì)于高頻交錯(cuò)LLC變換器而言，在副邊檢測(cè)具有巨大的遲滯性 。交錯(cuò)并聯(lián)的副邊經(jīng)過全波或半波整流后，高頻紋波被濾波電容平滑，此時(shí)提取的直流電流無法實(shí)時(shí)反映諧振腔內(nèi)由于阻抗瞬態(tài)突變引發(fā)的基波電流不平衡 。

研發(fā)團(tuán)隊(duì)的高階設(shè)計(jì)建議是：必須通過高頻電流互感器（CT）或原邊隔離采樣芯片，直接檢測(cè)各相的原邊諧振電流（Primary Resonant Current, Ipri） 。

原邊電流是諧振腔阻抗?fàn)顟B(tài)與傳遞功率的最直接表征 。

通過將原邊電流送入DSP的片內(nèi)高速ADC（Analog-to-Digital Converter），配合硬件數(shù)字濾波器或過采樣技術(shù)，控制器可以實(shí)時(shí)解析出每一相電流的有效值（RMS）或包絡(luò)面積 。

原邊檢測(cè)同時(shí)提供了極其快速的逐周期過流保護(hù)（Cycle-by-cycle OCP）手段，有效防止磁飽和引發(fā)的炸機(jī)事故 。

7.2 數(shù)字均流環(huán)路的固件架構(gòu)（DSP Loop Architecture）

基于檢測(cè)到的原邊電流，DSP內(nèi)部的固件執(zhí)行一個(gè)多維嵌套環(huán)路架構(gòu) ：

外環(huán)（電壓環(huán)）： 執(zhí)行頻率控制（PFM）。對(duì)總線電壓采樣后進(jìn)行PI/PR計(jì)算，刷新系統(tǒng)的全局周期寄存器（Period Register），鎖定所有相的開關(guān)頻率。

中環(huán)（宏觀均流環(huán)）： 執(zhí)行相位偏移控制（PSM）。分別計(jì)算各相原邊電流有效值與系統(tǒng)平均電流的差值 ΔI。以此差值驅(qū)動(dòng)一個(gè)慢速PI調(diào)節(jié)器，輸出補(bǔ)償相位 Δ?。更新對(duì)應(yīng)相PWM外設(shè)的相位控制寄存器（Phase Register），進(jìn)行宏觀載荷調(diào)節(jié)。

內(nèi)環(huán)（微觀均流與安全環(huán)）： 執(zhí)行動(dòng)態(tài)死區(qū)時(shí)間微調(diào)（Adaptive Dead-time）。結(jié)合設(shè)備預(yù)設(shè)的SiC MOSFET參數(shù)（如基本半導(dǎo)體B3M010C075Z在不同溫度下的Vgs(th)曲線與Coss參數(shù)）與此時(shí)的 ΔI，在保證最小ZVS死區(qū)的下限之上，向過載相的上升沿/下降沿死區(qū)寄存器（Rising/Falling Edge Delay Register）中疊加數(shù)個(gè)時(shí)鐘周期的延遲，進(jìn)行功率抹平與熱補(bǔ)償。

7.3 同步整流（SR）的協(xié)同匹配與輕載切相

在實(shí)施了原邊的移相或死區(qū)微調(diào)后，由于原邊能量注入時(shí)間發(fā)生改變，副邊流過同步整流管（SR MOSFET）的電流脈寬也會(huì)隨之畸變 。在10kW的變換器中，SR的誤觸發(fā)會(huì)導(dǎo)致極其嚴(yán)重的電荷倒灌和硬開關(guān)損耗 。因此，數(shù)字控制算法不僅要調(diào)整原邊驅(qū)動(dòng)，還必須將補(bǔ)償后的時(shí)序同步映射到副邊SR的關(guān)斷邊沿調(diào)整中，或者利用內(nèi)置Vds壓降檢測(cè)機(jī)制的專用SR驅(qū)動(dòng)芯片（如NCP4390）來自適應(yīng)關(guān)斷，以消除容差引發(fā)的反向恢復(fù)風(fēng)暴 。

此外，數(shù)字化架構(gòu)釋放了多相并聯(lián)的最大優(yōu)勢(shì)：智能切相（Phase-Shedding） 。當(dāng)系統(tǒng)檢測(cè)到總負(fù)載電流下降至特定閾值（例如20%或30%標(biāo)稱功率）時(shí)，固件會(huì)平滑地關(guān)閉其中一相或兩相的所有驅(qū)動(dòng)信號(hào)。因?yàn)楦飨嘀g的均流并非依靠硬件強(qiáng)行耦合，關(guān)閉一相不會(huì)對(duì)剩余相的獨(dú)立諧振造成任何磁性干擾 。未關(guān)斷的相將立刻承接剩余負(fù)載，使其工作點(diǎn)重新回到高效的諧振峰值附近。這種智能切相策略徹底消除了輕載下多余相的磁損與環(huán)流損耗，使得10kW系統(tǒng)的極輕載效率仍能逼近峰值效率 。

8. 基于基本半導(dǎo)體（BASiC）器件的 10kW+ 實(shí)戰(zhàn)設(shè)計(jì)導(dǎo)則

將上述繁復(fù)的算法落地于大功率硬件產(chǎn)品，關(guān)鍵在于半導(dǎo)體功率器件的選型與利用 。針對(duì)10kW以上的應(yīng)用場(chǎng)景（諸如高壓充電樁、儲(chǔ)能逆變器），選用基本半導(dǎo)體（BASiC Semiconductor）等高性能SiC MOSFET，將為數(shù)字補(bǔ)償控制提供強(qiáng)大的物理支撐 。實(shí)戰(zhàn)設(shè)計(jì)應(yīng)重點(diǎn)遵循以下建議：

充分利用極低Coss拓寬微調(diào)范圍： 基本半導(dǎo)體的B3M010C075Z（750V, 10mΩ）或B3M006C120Y（1200V, 6mΩ）等型號(hào)具備卓越的開關(guān)特性，其輸出電容Coss分別僅為370pF和500pF 。如此微小的節(jié)點(diǎn)電容使得全橋節(jié)點(diǎn)電壓的翻轉(zhuǎn)極其迅速。在進(jìn)行死區(qū)時(shí)間微調(diào)以實(shí)現(xiàn)2%不均衡度目標(biāo)的算法控制時(shí)，低Coss使得系統(tǒng)所需的基底ZVS死區(qū)時(shí)間大大縮短。這賦予了DSP控制回路更廣闊的線性調(diào)節(jié)空間：算法可以在不對(duì)開關(guān)頻率產(chǎn)生宏觀影響的情況下，靈活伸縮死區(qū)時(shí)間而不必?fù)?dān)心頻繁落入硬開關(guān)禁區(qū) 。

利用Kelvin Source封裝消除共源極干擾： 精準(zhǔn)的死區(qū)控制與移相控制對(duì)于亞納秒級(jí)的信號(hào)抖動(dòng)零容忍 。高功率系統(tǒng)中的寄生電感（特別是在傳統(tǒng)三腳封裝下的源極寄生電感）會(huì)在di/dt變換期間產(chǎn)生極大的地彈噪聲，徹底破壞數(shù)字控制器的精細(xì)脈寬指令 。基本半導(dǎo)體的B3M系列均采用了TO-247-4（或TO-247PLUS-4）封裝，內(nèi)部引出了獨(dú)立的開爾文源極（Kelvin Source, Pin 3） 。這種封裝在物理回路上將大電流主干道與微弱的柵極驅(qū)動(dòng)返回路徑徹底隔離，消除了共源極反饋，使得DSP輸出的高分辨率死區(qū)微調(diào)指令能夠被功率管完美執(zhí)行，從而確保均流控制響應(yīng)的絕對(duì)線性與一致性。

掌握溫度系數(shù)，構(gòu)建自適應(yīng)前饋熱補(bǔ)償： 均流控制中必須深刻理解器件參數(shù)隨溫度漂移的規(guī)律 。已知器件的RDS(on)?隨溫度具有正溫度系數(shù)（例如從25°C的10mΩ上升至175°C的12.5mΩ [33]），而閾值電壓VGS(th)?具有負(fù)溫度系數(shù)（從2.7V降至1.9V ）。由于基本半導(dǎo)體的SiC模塊大多采用了銀燒結(jié)（Silver Sintering）工藝，極大降低了結(jié)殼熱阻（Rth(j?c)?低至0.20 K/W [33]），器件產(chǎn)熱能夠被極速傳導(dǎo)至散熱器。雖然這有利于降低結(jié)溫，但在共用散熱器的多相系統(tǒng)中，一相的過熱會(huì)通過鋁基板迅速“熱耦合”至相鄰相。因此，在DSP中，均流環(huán)路不能僅僅依賴靜態(tài)偏差調(diào)節(jié)，建議通過實(shí)時(shí)監(jiān)控NTC熱敏電阻的網(wǎng)絡(luò)溫度，將其作為前饋?zhàn)兞恳胨绤^(qū)時(shí)間算法中 [35, 36, 57]。針對(duì)高溫帶來的VGS(th)?降低，算法需提前微秒級(jí)增加死區(qū)補(bǔ)償，以維持穩(wěn)健的2%均流精度，徹底阻斷熱流導(dǎo)致的高頻失控。

9. 結(jié)論

在追求極致效率與功率密度的當(dāng)今電力電子領(lǐng)域，10kW以上的多相交錯(cuò)并聯(lián)LLC諧振變換器代表了能源轉(zhuǎn)換架構(gòu)的巔峰。然而，諧振腔天然對(duì)無源元件容差極其敏感的物理屬性，構(gòu)成了多相系統(tǒng)在功率均衡及熱管理上的巨大挑戰(zhàn)。

本報(bào)告詳盡論證了，在這一挑戰(zhàn)面前，傳統(tǒng)的依賴硬件對(duì)稱性、共電感或共電容的無源阻抗匹配技術(shù)已難以適應(yīng)現(xiàn)代超高頻、高壓SiC MOSFET的需求，其不僅導(dǎo)致體積冗余，更加劇了系統(tǒng)無法切相、副邊失衡等二次衍生故障。

破局的關(guān)鍵在于進(jìn)行系統(tǒng)架構(gòu)的數(shù)字化升維。通過在高性能DSP控制中引入“以原邊諧振電流檢測(cè)為核心，以全局PFM調(diào)頻穩(wěn)壓為外環(huán)，輔以單相PSM移相微調(diào)與死區(qū)時(shí)間亞納秒級(jí)偏移補(bǔ)償?shù)膬?nèi)部雙重均流算法”，工程師可以徹底接管變換器的微觀能量注入過程。結(jié)合基本半導(dǎo)體（BASiC Semiconductor）先進(jìn)的低輸出電容、開爾文源極封裝的SiC功率器件，這種深度解耦的數(shù)字化補(bǔ)償方案能夠動(dòng)態(tài)抵消任何由元件偏差或高溫漂移引發(fā)的阻抗失配，確保多相并聯(lián)系統(tǒng)的路數(shù)不均衡度穩(wěn)定控制在嚴(yán)苛的2%標(biāo)準(zhǔn)以內(nèi)。這不僅使得變換器在全負(fù)載區(qū)間內(nèi)保持堅(jiān)若磐石的熱平衡，更保障了系統(tǒng)在面臨嚴(yán)酷極端工況下的極致效率與絕對(duì)安全。

審核編輯 黃宇