chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      UltraScale FPGA中的LVDS上的1000Base-X的介紹

      Xilinx視頻 ? 作者：郭婷 ? 2018-11-26 06:40 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      本視頻討論了UltraScale FPGA中的LVDS上的1000Base-X，支持通用I / O（SelectIO）和收發(fā)器。 演示重點關(guān)注RX和TX抖動要求。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1655

        文章

        22287

        瀏覽量

        630329
      • 收發(fā)器
        +關(guān)注

        關(guān)注

        10

        文章

        3795

        瀏覽量

        110587
      • 賽靈思
        +關(guān)注

        關(guān)注

        33

        文章

        1797

        瀏覽量

        133151
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        現(xiàn)已上市：AMD Spartan UltraScale+ FPGA SCU35 評估套件——面向所有開發(fā)人員的經(jīng)濟實惠平臺

        AMD Spartan UltraScale+ FPGA SCU35 評估套件現(xiàn)已開放訂購。 該平臺由 AMD 構(gòu)建，為客戶提供了一條利用 Spartan UltraScale+ FPGA
        的頭像 發(fā)表于 11-27 10:52 ?196次閱讀

        如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試

        本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器，具有高速讀取和寫入的特點。在FPGA中
        的頭像 發(fā)表于 10-22 17:21 ?3959次閱讀
        如何利用Verilog HDL在<b class='flag-5'>FPGA</b><b class='flag-5'>上</b>實現(xiàn)SRAM的讀寫測試

        NucleiStudio下載程序到FPGA中的E203上

        使用NucleiStudio開發(fā)應(yīng)用程序，并將應(yīng)用程序的代碼下載到FPGA上。這里，以helloworld為例，介紹該過程遇到的問題以及解決方法。 1、新建Nuclei RISC-V C/C++項目，使用ILM的下載
        發(fā)表于 10-20 09:24

        AMD Spartan UltraScale+ FPGA的優(yōu)勢和亮點

        AMD Spartan UltraScale+ FPGA 集小型封裝、先進的 I/O 功能與低功耗等優(yōu)勢于一體。該系列 FPGA 配備高速 16.3 Gb/s 收發(fā)器、內(nèi)置的外部內(nèi)存控制器以及
        的頭像 發(fā)表于 10-17 10:16 ?393次閱讀
        AMD Spartan <b class='flag-5'>UltraScale</b>+ <b class='flag-5'>FPGA</b>的優(yōu)勢和亮點

        低附加抖動LVDS緩沖器LMK1D210x技術(shù)解析與應(yīng)用指南

        Texas Instruments LMK1D210x低附加抖動LVDS緩沖器將兩個時鐘輸入（IN0和IN1）分配給總共多達8對差分LVDS時鐘輸出（OUT0、OUT7），偏移最小，用于時鐘分配
        的頭像 發(fā)表于 09-23 10:56 ?514次閱讀
        低附加抖動<b class='flag-5'>LVDS</b>緩沖器LMK1D210<b class='flag-5'>x</b>技術(shù)解析與應(yīng)用指南

        ADC和FPGA之間LVDS接口設(shè)計需要考慮的因素

        本文描述了ADC和FPGA之間LVDS接口設(shè)計需要考慮的因素，包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時序違例解決方法以及硬件設(shè)計要點。
        的頭像 發(fā)表于 07-29 10:01 ?5023次閱讀
        ADC和<b class='flag-5'>FPGA</b>之間<b class='flag-5'>LVDS</b>接口設(shè)計需要考慮的因素

        AMD FPGA異步模式與同步模式的對比

        本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下，異步模式與同步模式的對比及其對時鐘設(shè)置的影響。
        的頭像 發(fā)表于 07-07 13:47 ?1434次閱讀

        Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計

        引言： 本文以TI的ADS4249（ADC）和DAC3482（DAC）之間的接口為例，介紹Altera FPGA與ADC/DAC之間的DDR LVDS接口設(shè)計以及時序約束詳細(xì)設(shè)計。本文介紹
        的頭像 發(fā)表于 06-19 10:05 ?2774次閱讀
        Altera <b class='flag-5'>FPGA</b>與高速ADS4249和DAC3482的<b class='flag-5'>LVDS</b>接口設(shè)計

        AMD Spartan UltraScale+ FPGA 開始量產(chǎn)出貨

        邊緣應(yīng)用而設(shè)計，為業(yè)經(jīng)驗證的 UltraScale+ FPGA 和自適應(yīng) SoC 產(chǎn)品組合帶來了現(xiàn)代化的連接、后量子密碼等功能。 三款最低
        的頭像 發(fā)表于 06-18 10:32 ?2012次閱讀
        AMD Spartan <b class='flag-5'>UltraScale</b>+ <b class='flag-5'>FPGA</b> 開始量產(chǎn)出貨

        正點原子AU15開發(fā)板資料發(fā)布！板載40G QSFP、PCIe3.0x8和FMC LPC等接口，性能強悍！

        正點原子AU15開發(fā)板資料發(fā)布！板載40G QSFP、PCIe3.0x8和FMC LPC等接口，性能強悍！ 正點原子AU15開發(fā)板搭載Xilinx Artix UltraScale+ 系列FPGA
        發(fā)表于 05-30 17:04

        基于RK3576的BASE64編解碼

        本文介紹了BASE64編解碼的基本概念及其在EASY-EAI API中的實現(xiàn)。BASE64是一種用于傳輸8Bit字節(jié)碼的編碼方式，通過64個可打印字符表示二進制數(shù)據(jù)。EASY-EAI
        的頭像 發(fā)表于 05-12 13:41 ?444次閱讀
        基于RK3576的<b class='flag-5'>BASE</b>64編解碼

        Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

        Ultrascale是賽靈思開發(fā)的支持包含步進功能的增強型FPGA架構(gòu)，相比7系列的28nm工藝，Ultrascale采用20nm的工藝，主要有2個系列：Kintex和Virtex
        的頭像 發(fā)表于 04-24 11:29 ?2098次閱讀
        Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時鐘資源與架構(gòu)解析

        MAX9152 800Mbps、LVDS/LVPECL至LVDS、2 x 2交叉點開關(guān)技術(shù)手冊

        MAX9152 2 x 2交叉點開關(guān)專為需要高速、低功耗和低噪聲信號分配的應(yīng)用而設(shè)計。該器件包括兩路LVDS/LVPECL輸入、兩路LVDS輸出和兩路用于設(shè)置差分輸入和輸出之間內(nèi)部連接的邏輯輸入。
        的頭像 發(fā)表于 04-16 10:47 ?906次閱讀
        MAX9152 800Mbps、<b class='flag-5'>LVDS</b>/LVPECL至<b class='flag-5'>LVDS</b>、2 <b class='flag-5'>x</b> 2交叉點開關(guān)技術(shù)手冊

        ADS4229 differential LVDS最小值是多少？

        關(guān)于ADS4229differential LVDS， datasheet上提到differential LVDS(ac-coupled) 正常值是0.7Vpp,請問最小值是多少？ 現(xiàn)在我從
        發(fā)表于 01-16 07:40

        Marvell 88E1512-A0-NNP2I000、88E6176-A1-TFJ2C000 以太網(wǎng)交換機 QFN 封裝

        ，包括集成延遲 - 這消除了在 PCB 上添加走線延遲的需要 ? 在光纖接口上支持 1000BASE-X 和 100BASE-FX 以及 SGMII（僅限 88E1512 設(shè)備） ? 支持 RGMII
        發(fā)表于 01-03 17:04