chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

兩張圖看懂Intel3D邏輯芯片封裝技術(shù)

半導(dǎo)體動(dòng)態(tài) ? 來(lái)源:工程師吳畏 ? 作者:全球半導(dǎo)體觀察 ? 2018-12-14 16:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在近日舉行的英特爾“架構(gòu)日”活動(dòng)中,英特爾不僅展示了基于10納米的PC、數(shù)據(jù)中心和網(wǎng)絡(luò)系統(tǒng),支持人工智能和加密加速功能的下一代“Sunny Cove”架構(gòu),還推出了業(yè)界首創(chuàng)的3D邏輯芯片封裝技術(shù)——Foveros。這一全新的3D封裝技術(shù)首次引入了3D堆疊的優(yōu)勢(shì),可實(shí)現(xiàn)在邏輯芯片上堆疊邏輯芯片。

以下兩張圖,是對(duì)這一突破性發(fā)明的詳細(xì)介紹,第一張圖展示了Foveros如何與英特爾?嵌入式多芯片互連橋接(EMIB)2D封裝技術(shù)相結(jié)合,將不同類型的小芯片IP靈活組合在一起,第二張圖則分別從俯視和側(cè)視的角度透視了“Foveros” 3D封裝技術(shù)。

據(jù)悉,英特爾預(yù)計(jì)將從2019年下半年開(kāi)始推出一系列采用Foveros技術(shù)的產(chǎn)品。首款Foveros產(chǎn)品將整合高性能10nm計(jì)算堆疊“芯片組合”和低功耗22FFL基礎(chǔ)晶片。它將在小巧的產(chǎn)品形態(tài)中實(shí)現(xiàn)世界一流的性能與功耗效率。

繼2018年英特爾推出突破性的嵌入式多芯片互連橋接(EMIB)2D封裝技術(shù)之后, Foveros將成為下一個(gè)技術(shù)飛躍。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    53850

    瀏覽量

    463072
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    9203

    瀏覽量

    148269
  • intel
    +關(guān)注

    關(guān)注

    19

    文章

    3507

    瀏覽量

    190886
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    2D、2.5D3D封裝技術(shù)的區(qū)別與應(yīng)用解析

    半導(dǎo)體封裝技術(shù)的發(fā)展始終遵循著摩爾定律的延伸與超越。當(dāng)制程工藝逼近物理極限,先進(jìn)封裝技術(shù)成為延續(xù)芯片性能提升的關(guān)鍵路徑。本文將從
    的頭像 發(fā)表于 01-15 07:40 ?177次閱讀
    2<b class='flag-5'>D</b>、2.5<b class='flag-5'>D</b>與<b class='flag-5'>3D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>的區(qū)別與應(yīng)用解析

    3D封裝架構(gòu)的分類和定義

    3D封裝架構(gòu)主要分為芯片對(duì)芯片集成、封裝對(duì)封裝集成和異構(gòu)集成三大類,分別采用TSV、TCB和混合
    的頭像 發(fā)表于 10-16 16:23 ?1678次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>架構(gòu)的分類和定義

    Socionext推出3D芯片堆疊與5.5D封裝技術(shù)

    3D及5.5D的先進(jìn)封裝技術(shù)組合與強(qiáng)大的SoC設(shè)計(jì)能力,Socionext將提供高性能、高品質(zhì)的解決方案,助力客戶實(shí)現(xiàn)創(chuàng)新并推動(dòng)其業(yè)務(wù)增長(zhǎng)。
    的頭像 發(fā)表于 09-24 11:09 ?2448次閱讀
    Socionext推出<b class='flag-5'>3D</b><b class='flag-5'>芯片</b>堆疊與5.5<b class='flag-5'>D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    閃存。 現(xiàn)在應(yīng)用于邏輯芯片,還在起步階段。 2)3D堆疊技術(shù)面臨的挑戰(zhàn) 3D堆疊技術(shù)面臨最大挑戰(zhàn)
    發(fā)表于 09-15 14:50

    WLAN/WiMAX 時(shí)鐘選型:TCXO/VCXO/OCXO 如何影響 EVM/CFO(含兩張對(duì)比

    “相噪積分帶寬”“目標(biāo) MCS EVM”“溫漂-CFO”占比占坑位。 4) 兩張關(guān)鍵「對(duì)比曲線」在哪里看? 論壇不一定支持內(nèi)嵌 SVG,給你直達(dá)錨點(diǎn)(可放大查看): 相噪對(duì)比(TCXO/VCXO
    發(fā)表于 08-25 14:25

    Chiplet與3D封裝技術(shù):后摩爾時(shí)代的芯片革命與屹立芯創(chuàng)的良率保障

    在摩爾定律逐漸放緩的背景下,Chiplet(小芯片技術(shù)3D封裝成為半導(dǎo)體行業(yè)突破性能與集成度瓶頸的關(guān)鍵路徑。然而,隨著芯片集成度的提高,
    的頭像 發(fā)表于 07-29 14:49 ?934次閱讀
    Chiplet與<b class='flag-5'>3D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>:后摩爾時(shí)代的<b class='flag-5'>芯片</b>革命與屹立芯創(chuàng)的良率保障

    一文詳解多芯片封裝技術(shù)

    芯片封裝在現(xiàn)代半導(dǎo)體領(lǐng)域至關(guān)重要,主要分為平面多芯片封裝和多芯片堆疊封裝。多
    的頭像 發(fā)表于 05-14 10:39 ?1948次閱讀
    一文詳解多<b class='flag-5'>芯片</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    如何看懂電路——超級(jí)完整版

    單元之間的邏輯關(guān)系和整機(jī)的邏輯功能的。為了和模擬電路的電路區(qū)別開(kāi)來(lái),就把這種叫做邏輯電路圖,簡(jiǎn)稱邏輯
    發(fā)表于 04-01 15:19

    2.5D封裝為何成為AI芯片的“寵兒”?

    2.5D封裝領(lǐng)域,英特爾的EMIB和臺(tái)積電的CoWoS是大明星技術(shù)。眾所周知,臺(tái)積電的CoWoS產(chǎn)能緊缺嚴(yán)重制約了AI芯片的發(fā)展,這正是英
    的頭像 發(fā)表于 03-27 18:12 ?755次閱讀
    2.5<b class='flag-5'>D</b><b class='flag-5'>封裝</b>為何成為AI<b class='flag-5'>芯片</b>的“寵兒”?

    3D封裝與系統(tǒng)級(jí)封裝的背景體系解析介紹

    的核心技術(shù),正在重塑電子系統(tǒng)的集成范式。3D封裝通過(guò)垂直堆疊實(shí)現(xiàn)超高的空間利用率,而SiP則專注于多功能異質(zhì)集成,者共同推動(dòng)著高性能計(jì)算、人工智能和物聯(lián)網(wǎng)等領(lǐng)域的
    的頭像 發(fā)表于 03-22 09:42 ?1884次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>封裝</b>與系統(tǒng)級(jí)<b class='flag-5'>封裝</b>的背景體系解析介紹

    使用MSVC編譯器重新生成了DLP_SDK,執(zhí)行Prepare DLP LightCrafter 4500時(shí),生成的兩張格雷碼編碼圖片有問(wèn)題,為什么?

    最近完成使用MSVC編譯器重新生成了DLP_SDK,并且將TIDA-00254項(xiàng)目也在msvc編譯器下重新生成成功,但是在執(zhí)行Prepare DLP LightCrafter 4500時(shí),生成的兩張格雷碼編碼圖片有問(wèn)題,如附件,請(qǐng)問(wèn),這種情況是怎么回事?
    發(fā)表于 02-28 06:37

    先進(jìn)封裝技術(shù):3.5D封裝、AMD、AI訓(xùn)練降本

    受限,而芯片級(jí)架構(gòu)通過(guò)將SoC分解為多個(gè)小芯片(chiplets),利用先進(jìn)封裝技術(shù)實(shí)現(xiàn)高性能和低成本。 芯片級(jí)架構(gòu)通過(guò)將傳統(tǒng)單片系統(tǒng)
    的頭像 發(fā)表于 02-14 16:42 ?2043次閱讀
    先進(jìn)<b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>:3.5<b class='flag-5'>D</b><b class='flag-5'>封裝</b>、AMD、AI訓(xùn)練降本

    高密度3-D封裝技術(shù)全解析

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,芯片集成度和性能要求日益提升。傳統(tǒng)的二維封裝技術(shù)已經(jīng)難以滿足現(xiàn)代電子產(chǎn)品的需求,因此,高密度3-D
    的頭像 發(fā)表于 02-13 11:34 ?1714次閱讀
    高密度<b class='flag-5'>3-D</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>全解析

    芯片3D堆疊封裝:開(kāi)啟高性能封裝新時(shí)代!

    在半導(dǎo)體行業(yè)的快速發(fā)展歷程中,芯片封裝技術(shù)始終扮演著至關(guān)重要的角色。隨著集成電路設(shè)計(jì)復(fù)雜度的不斷提升和終端應(yīng)用對(duì)性能、功耗、尺寸等多方面要求的日益嚴(yán)苛,傳統(tǒng)的2D
    的頭像 發(fā)表于 02-11 10:53 ?2971次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>3D</b>堆疊<b class='flag-5'>封裝</b>:開(kāi)啟高性能<b class='flag-5'>封裝</b>新時(shí)代!