一開始有手機，它們很好 - 好吧，允許它們的大小和重量的磚塊，只能做一件事：撥打電話。今天的蜂窩手機是21世紀的微型計算機，能夠運行無數(shù)的“應用程序”，流式傳輸高清視頻和高質(zhì)量音頻，捕捉和處理1200萬像素圖片，并仍可撥打電話。

盡管摩爾定律，對單個處理器要求很高，尤其是需要長時間使用小電池供電的處理器。手機長期以來一直使用獨立的應用處理器來卸載主處理器的工作。然而，隨著ARM最近推出其big.LITTLE方法 - 以及NXP在低功耗雙核（M4/M0）嵌入式MCU中實現(xiàn)它 - 其他便攜式設備中的非對稱多核處理器（AMP）的轉變看來已經(jīng)設定為迅速從利基走向主流。

德州儀器的OMAP和DaVinci

德州儀器的OMAP?SoC長期以來一直是蜂窩手機中的主要應用處理器。由于流式視頻和音頻最好由數(shù)據(jù)路徑中的DSP處理，因此OMAP SoC都將通用ARM?處理器與TI DSP相結合。

最初的130 nm OMAP 1系列 - 例如OMAP5912ZZG - 配對192 MHz ARM926EJ-S?和TMS320C55x?DSP內(nèi)核。內(nèi)部總線結構 - 一個程序總線，三個數(shù)據(jù)讀總線，兩個數(shù)據(jù)寫總線以及用于外設和DMA活動的附加總線 - 有效地使DSP能夠在一個周期內(nèi)執(zhí)行最多三次數(shù)據(jù)讀取和兩次數(shù)據(jù)寫入，相對較高高速視頻和圖像處理。

向下移動到65 nm，OMAP 3系列顯著提高了速度。例如，600 MHz OMAP3530DZCBB將ARM926EJ-S升級為Cortex?-A8; C55x?DSP到TMS320C64x?;并添加了POWERVR?SGX圖形加速器和NEON?SIMD協(xié)處理器。雖然大多數(shù)OMAP 3系列SoC直接銷售給手機OEM，但OMAP3530是針對嵌入式開發(fā)人員的目錄項目。 TI在Digi-Key的網(wǎng)站上提供了一系列OMAP3530培訓視頻。

繼續(xù)提高賭注，TI的45納米OMAP 4平臺轉向支持對稱多處理（SMP）的雙核ARM Cortex-A9 MPCore?處理器;切換到基于C64x?DSP的可編程多媒體引擎;增加了IVA 3硬件加速器;并升級到POWERVR SGX540 3D圖形加速器（參見圖1）?？紤]到高端應用，OMAP4460可以提供1080p多標準視頻記錄和回放以及立體3D編碼/解碼。雖然TI利用這些芯片中的幾乎所有電源管理技巧，但人們不應期望能夠在不給手機充電的情況下整天進行高速在線3D游戲。希望評估OMAP4460的開發(fā)人員應該查看流行的SVTronics的Pandaboard ES。

圖1：德州儀器的OMAP44x框圖（由德州儀器公司提供）。

雖然TI的OMAP 5系列 - 圍繞ARM的雙核Cortex-A15和兩個Cortex-M4構建 - 顯然對服務器比對手機更感興趣，但是來自DaVinci?系列視頻處理器的OMAP-L138又向后移動了考慮到便攜設備的功率曲線。 OMAP-L138采用ARM926EJ-S RISC MPU和TMS320C674x固定/浮點VLIW DSP，運行溫度為375/456-MHz。與DaVinci芯片相比，OMAP-L138支持更寬，更少視頻的外設，并包含浮點DSP。 TI推出OMAP-L138實驗套件，您可以在此查看。

如果您的項目更加面向視頻，那么DM644系列雙核DaVinci DSP可能只需支付費用。 TMS320DM6446包括一個運行頻率高達405 MHz的ARM926EJ-S內(nèi)核和一個運行頻率高達810 MHz的VLIW TMS320C64x + DSP內(nèi)核。該芯片可用于DM6446評估模塊的在線測試。

ADI公司的Blackfin設計公司專為低功耗便攜式應用而設計，ADI公司的Blackfin?是一款令人尊敬的處理器，就好像它是雙核處理器 - 其中一些實際上是。 Blackfin系列與英特爾共同開發(fā)，包含各種小型16/32位RISC處理器，運行頻率范圍為300至600 MHz。該處理器基于SIMD架構，具有兩個16位MAC，兩個40位ALU和一個扁平地址空間。每個MAC可以在每個周期中執(zhí)行16位乘16位乘法，并且包括特殊指令以加速各種信號處理任務;所以Blackfin可以執(zhí)行控制功能并同時充當DSP。 ADI聲稱Blackfin顯示出“同類最佳的MHz/mW性能”，盡管這已成為每個人都在追逐的激烈競爭指標。

ADSP-BF561SBBZ600（見圖2）是一款真正的雙核設備，包含兩個600 MHz Blackfin內(nèi)核，每個內(nèi)核有兩個16位MAC，兩個40位ALU，四個8位視頻ALU，一個40-位移寄存器，128 KB低延遲片上L2 SRAM和外部存儲器控制器。這是一款針對各種多媒體，工業(yè)和電信應用的對稱多處理器（SMP）設備。

圖2：ADI公司的ADSP-BF561功能框圖（由Analog Devices提供）。

飛思卡爾半導體的QorIQ

飛思卡爾QorIQ?P1022是一款SMP處理器，圍繞兩個Power Architecture?e500v2內(nèi)核構建，共享一個256 KB的L2緩存（參見圖3）。 P1022明確強調(diào)連接性，包括帶TCP/UDP/IP卸載的虛擬化增強型三速以太網(wǎng)，用于ASIC連接的直接FIFO模式，用于本地存儲的SATA，支持三種PCI Express接口選項，以及通常的USB，SPI ，多個GPIO等.QorIQ P1022NSN2LFB的運行頻率為1055 MHz，具有雙精度浮點單元。 P1平臺概述培訓模塊介紹了處理器系列，P1022多核開發(fā)系統(tǒng)讓您可以親身體驗該芯片。

圖3：飛思卡爾半導體的QorIQ P1022框圖（由飛思卡爾提供）。

恩智浦的LPC4350

最新進入低功耗多核市場的是恩智浦的LPC4350，它被稱為“世界上第一款雙核心DSC”。遵循ARM的“big.LITTLE”方法 - TI采用了同樣的方法其OMAP 5系列使用Cortex-M4s和Cortex-A15s - NXP結合了Cortex-M4和Cortex-M0內(nèi)核，功耗更低的LPC4350。

為了最大限度地降低功耗，204 MHz LPC4350使用Cortex-M0內(nèi)核盡可能從Cortex-M4卸載工作，Cortex-M4根據(jù)需要快速突發(fā)數(shù)據(jù)。 LPC4350的連接選項明顯針對嵌入式市場，包括CAN，EBI/EMI，以太網(wǎng)，I2C，微線，SD/MMC，SPI，SSI，SSP，UART/USART和USB OTG;內(nèi)置外設包括掉電檢測/復位，DMA，I2S，LCD，電機控制PWM，POR，PWM和WDT（見圖4）。

圖4：恩智浦半導體的LPC4350框圖（由NXP Semiconductors提供）。

LPC4350增加了兩個有趣的新功能：狀態(tài)可配置定時器（SCT）和四SPI閃存接口（SPIFI）。 SCT子系統(tǒng)位于AHB總線上，由兩個16位計數(shù)器或一個32位計數(shù)器組成，可通過總線時鐘或外部輸入進行時鐘控制。 SCT支持跨多個計數(shù)器周期進行排序，并使事件能夠控制輸入，輸出和其他事件。 SPIFI接口可以以高達每秒40 MB的速度向外部閃存?zhèn)鬏斔膫€數(shù)據(jù)通道，這是一種獨特且非常有用的技巧。

總而言之，LPC4350是進入低功耗多核市場的一個有趣的新進入;一個提高了其他人必須滿足的標準。但是那些產(chǎn)品可能已經(jīng)在籌備中，這將繼續(xù)使這個市場更加有趣。

ARM的big.LITTLE架構

由于本文中提到的所有供應商都是ARM許可證持有者，因此可以安全地假設ARM的路線圖將在相當短的時間內(nèi)在硅片中發(fā)揮作用。該路線圖的最新主要補充 - 去年10月宣布 - 是對多核處理器的‘big.LITTLE’方法。即使是飛思卡爾，其Power Architecture許可證也已正式簽署。恩智浦已經(jīng)發(fā)布了第一款基于big.LITTLE的芯片，雖然不是ARM去年年底提出的版本。

ARM的第一個big.LITTLE設計將Cortex-A15與Cortex-A7配對。 big.LITTLE的核心原則是兩個核心必須在架構上基本相同，以便所有指令在兩個核心上都能一致地執(zhí)行。 Cortex-A15和Cortex-A7都共享完整的ARM v7A架構，包括虛擬化和大型物理地址擴展，因此在微架構級別之上，它們完全兼容。 Cortex-M4和Cortex-M0也是如此。只要保持這種對稱性，SoC就可以包含任意數(shù)量的匹配big.LITTLE內(nèi)核。

Cortex-A15 vs Cortex-A7

性能Cortex-A15 vs Cortex-A7

能效Dhrystone 1.9x 3.5x FDCT 2.3x 3.8x IMDCT 3.0x 3.0x MemCopy L1 1.9x 2.3x MemCopy L2 1.9 x 3.4x

表1：Cortex-A15和Cortex-A7性能和能量比較（由ARM提供）。

在微體系結構層面，Cortex-A15的管道比Cortex-A7復雜得多，它們的性能也大不相同（見表1）。 Cortex-A15傾向于權衡性能，而Cortex-A7傾向于相反;這些差異將傾向于確定應用程序分區(qū)。

Cortex-A15和Cortex-A7通過CCI-400（高速緩存一致性互連）共享內(nèi)存和系統(tǒng)端口，如圖5所示，盡管每對內(nèi)核共享一個集成的二級高速緩存。 Cortex-A15和Cortex-A7對共用一個可編程通用中斷控制器（GIC-400），可在各種內(nèi)核之間分配多達480個中斷。針對主要的多核障礙，Cortex-A15和Cortex-A7均提供跟蹤解決方案，使程序員能夠使用ARM的CoreSight?SoC調(diào)試其代碼。

圖5：Cortex-A15 CCI Cortex-A7系統(tǒng)（由ARM提供）。

ARM使用big.LITTLE的方法涉及使用Cortex-A7進行盡可能多的處理，只在需要性能時將任務遷移到Cortex-A15，將操作系統(tǒng)和應用程序移動到更快的核心。 ARM處理器工作頻率為1 GHz時，可以在不到20微秒的時間內(nèi)完成這種遷移。這是可能的，因為兩個處理器是相同的，并且入站和出站處理器中的狀態(tài)寄存器之間存在1：1映射。

總而言之，ARM的big.LITTLE方法似乎在邏輯上和架構上都很有意義。通過使用相干高速緩存并自動執(zhí)行中斷處理和存儲器訪問，這種架構可能會為今年晚些時候點擊分銷渠道的便攜式設備帶來新一波多核處理器。這不能保證，但這是一個非常好的選擇。