UART（串口）收發(fā)模塊設計- 02

整體架構回顧

整體結構如下圖，整個UART有兩個大模塊，一個接收模塊，一個發(fā)送模塊。具體大家可以回顧文章《UART（串口）收發(fā)模塊設計- 01》。

波特率時鐘產(chǎn)生模塊

收發(fā)模塊里面都有一個波特率時鐘產(chǎn)生模塊BuadRate_set，用于將系統(tǒng)時鐘clk進行分頻，得到波特率時鐘Buad_clk，以控制數(shù)據(jù)的收發(fā)。

端口如下，通過CLK_Period指定當前的clk時鐘頻率，比如50M，則為50000000。Buad_Rate為設定的波特率。

主要設計代碼如下，通過localparam DIV_PEREM指定分頻計數(shù)值。分頻計數(shù)器為cnt,當enable為高時，cnt開始循環(huán)的從0遞增到DIV_PEREM。Buad_clk在每次cnt==DIV_PEREM的時候就翻轉一次，從而得到clk時鐘的CLK_Period/Buad_Rate倍分頻。

數(shù)據(jù)接收模塊

狀態(tài)機：數(shù)據(jù)接收模塊通過一個狀態(tài)機來控制。狀態(tài)機的跳轉由波特率時鐘下降沿控制。波特率時鐘Buad_clk起始為高電平。

IDLE:其中IDLE為空閑狀態(tài)，只有當檢測到起始位的時候，才進入GET_DATA。

GET_DATA:在GET_DATA狀態(tài)下獲得8位數(shù)據(jù)位數(shù)據(jù)，通過一個計數(shù)器來計數(shù)接收到的數(shù)據(jù)位數(shù)。當cnt為‘d7時表明接收到了8位數(shù)據(jù)，便跳到最后一個狀態(tài)END_BIT。

END_BIT:等待停止位的到來，然后回到IDLE狀態(tài)，完成數(shù)據(jù)的接收。

起始位的檢測：其實就是在IDLE狀態(tài)下，檢測uart_rx的下降沿，如下代碼所示。將uart_rx通過一個6bit的移位寄存器get_start_bit（uart_rx從低bit往高bit移動），那么當get_start_bit的，高3bit都為1，低3bit為0時，表明uart_rx出現(xiàn)了下降沿，此時將start拉高，以便啟動狀態(tài)機和波特率時鐘產(chǎn)生模塊BuadRate_set。

數(shù)據(jù)的接收：在GET_DATA狀態(tài)下，由波特率時鐘的下降沿控制，將uart_rx往一個8bit的移位寄存器送，uart_rx從高bit向低bit流動（由于串口發(fā)送是先發(fā)低位數(shù)據(jù)）。

數(shù)據(jù)發(fā)送模塊

狀態(tài)機：數(shù)據(jù)接收模塊通過一個狀態(tài)機來控制。狀態(tài)機的跳轉由clk時鐘上升沿控制。

IDLE：IDLE為空閑狀態(tài)，當檢測到tx_en（發(fā)送使能信號）為高，則進入EN_TX模塊。

EN_TX：在EN_TX模塊發(fā)送10bit數(shù)據(jù)（起始位，數(shù)據(jù)位，停止位）。數(shù)據(jù)的發(fā)送由波特率時鐘Buad_clk上升沿控制。如下代碼，在cnt為0時將tx_data(待發(fā)送的數(shù)據(jù)位)與起始位（0），裝載到data_to_send中，然后對data_to_send做從高位向低位的移位操作，高位填1。將data_to_send的最低位接uart_tx，發(fā)送出去。利用cnt計數(shù)發(fā)送的位數(shù)。

上板實測

這里設計了一個實測設計（UART_TEST），功能如下：

上電復位后，通過串口向上位機發(fā)送數(shù)據(jù)8'h34，然后只要收到上位機發(fā)送過來的數(shù)據(jù)，就將其返回給上位機。

大家可以把源碼下下來，自己新建工程，結合開發(fā)板上板測試一下。

文件里面提供了一個PC端串口調(diào)試上位機SSCOM。大家在上板測試時，需要一個USB轉串口器（有的開發(fā)板上集成了這個），使得板子的串口可以通過USB端口與PC上位機通信。