chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺析芯片中PLL中的相位噪聲

電子工程師 ? 來源:cc ? 2019-03-04 08:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

相位噪聲就是信號在相位上的噪聲。準確的講是指時鐘信號相對于其載波頻率的頻率成分的變化量,它是關(guān)于載波頻率偏移量的函數(shù)。相位噪聲是時鐘抖動的頻域表示,圖下圖所示為相位噪聲示意圖。

時鐘抖動

時鐘抖動是指實際輸出時鐘信號相對于理想信號任何相應(yīng)邊沿偏移的時間長度。而實際的跳變沿可以超前或者滯后其理想位置.一般可以用時間的絕對值或者頻率的百分比作為抖動的衡量單位。下圖所示為時鐘抖動示意圖。

導(dǎo)致抖動的原因有電源噪聲,晶體管的熱噪聲和閃爍噪聲,村底噪聲以及輸入時鐘信號的反射和EMI等。時鐘抖動時相位噪聲的時域表示。

抖動一般分為三類:相位抖動,周期抖動和周期.周期抖動,且不同類型抖動的特性和測量方法均不同。

相位抖動

相位抖動是指實際輸出時鐘信號的跳變沿偏離其理想位置的時間長度,它可以用頻譜分析儀來測量。下圖所示為相位抖動定義的示意圖。

這種抖動很重要,在基于微處理器的系統(tǒng)中,處理囂需要2ns的數(shù)據(jù)建立時間,如果驅(qū)動時鐘的相位抖動最大值是2 5ns時,時鐘的上升沿有可能在數(shù)據(jù)有效前進行采樣,那么就采樣到錯誤的數(shù)據(jù),如下圖所示。

周期抖動

周期抖動是指實際時鐘信號的周期同理想時鐘周期的差值。它可以被任何示波器測量到。這種抖動是很重要,因為它定義了輸出時鐘頻率的最大和最小值,即時鐘周期的最大和最小值。下圖所示為周期抖動定義的示意圖。

周期-周期抖動

周期-周期抖動是指輸出時鐘信號當前周期同前一個周期大小的差值,這種抖動很難測量,需要時序間隔分析器(Timing Interval Analyzer)測量。下圖為周期-周期抖動定義的示意圖,Jl和J2是測量的抖動值。

PLL工作狀態(tài)

鎖相環(huán)有四種工作狀態(tài),即鎖定狀態(tài)、失鎖狀態(tài)、捕獲過程和跟蹤過程。

(1)鎖定狀態(tài):整個環(huán)路已經(jīng)達到輸入信號相位的穩(wěn)定狀態(tài)。它指輸出信號相位等于輸入信號相位或者是兩者存在一個固定的相位差,但頻率相等。在鎖定狀態(tài)時,壓控振蕩器的電壓控制信號接近平緩。

(2)失鎖狀態(tài):環(huán)路的反饋信號與鎖相環(huán)輸入信號的頻率之差不能為零的穩(wěn)定狀態(tài),或是在無限時間范圍內(nèi)不停振蕩無法達到鎖定的狀態(tài),它們都稱為失鎖狀態(tài)。當環(huán)路的結(jié)構(gòu)設(shè)計有問題,或者是輸入信號超出了鎖相環(huán)的應(yīng)用范圍的時候都會進入失鎖狀態(tài)。這個狀態(tài)意味著環(huán)路沒有正常工作。

(3)捕獲過程:指環(huán)路由失鎖狀態(tài)進入鎖定狀態(tài)的過程。這個狀態(tài)表明環(huán)路已經(jīng)開始進入正常工作,但是還沒有達到鎖定的穩(wěn)態(tài)。此過程應(yīng)該是一個頻率和相位誤差不斷減小的過程。

(4)跟蹤過程:是指在PLL環(huán)路處于鎖定狀態(tài)時,若此時輸入信號頻率或相位因其它原因發(fā)生變化,環(huán)路能通過自動調(diào)節(jié),來維持鎖定狀態(tài)的過程。由于輸入信號頻率或者相位的變化引起的相位誤差一般都不大,環(huán)路可視作線性系統(tǒng)。

一般用四個參數(shù)指標來描述PLL的系統(tǒng)頻帶性能:

(1)同步帶:它指的是環(huán)路能保持靜態(tài)鎖定狀態(tài)的頻率范圍。當環(huán)路鎖定時,逐步增大輸入頻率,環(huán)路最終都能保持鎖定的最大輸入固有頻差。

(2)失鎖帶:鎖相環(huán)路穩(wěn)定工作時的動態(tài)極限。也就是說PLL在穩(wěn)定工作狀態(tài)時,輸入信號的跳變要小于這個參數(shù),PLL才能快速鎖定。若輸入信號的跳變大于該參數(shù)而小于捕捉帶,則環(huán)路還是能鎖定,但是需要較長的時間。

(3)捕獲帶:只要反饋信號和輸入信號的頻差在這一范圍內(nèi),環(huán)路總會通過捕獲而再次鎖定,隨著捕獲過程的進行,反饋信號的頻率向著輸入信號頻率方向靠近,經(jīng)過一段時間后,環(huán)路進入快捕帶過程,最終達到鎖定。

(4)快捕帶:在此頻差范圍內(nèi),環(huán)路不需要經(jīng)歷周期跳躍就可達到鎖定,實現(xiàn)捕獲過程。

對于簡單的PLL來說,上面的四個參數(shù)的量化關(guān)如下圖所示。

由上圖可見,同步帶比其它三個頻帶要寬的多,而捕獲帶則要大于快捕帶,并且大多數(shù)情況下捕獲帶也比失鎖帶。

PLL捕獲過程簡單總結(jié):

捕獲帶是PLL總會變?yōu)殒i定的范圍,但這個過程有時相當慢。

快鎖帶是PLL在參考頻率與輸出頻率之間的一個差拍內(nèi)鎖定的頻率范圍,通常PLL的工作頻率范圍限制在快捕帶內(nèi)。

同步帶是PLL能夠在靜態(tài)保持相位跟蹤的頻率范圍。

失鎖帶是PLL穩(wěn)定工作的動態(tài)范圍,如果在這個范圍內(nèi)失去跟蹤,通常PLL會再次鎖定,但如果是捕捉過程,則這個過程是緩慢的。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 噪聲
    +關(guān)注

    關(guān)注

    13

    文章

    1140

    瀏覽量

    48131
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    889

    瀏覽量

    136401

原文標題:行業(yè) | 設(shè)計干貨,芯片中PLL中相位噪聲基本介紹

文章出處:【微信號:wc_ysj,微信公眾號:旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    鎖相環(huán)(PLL)和相移鍵控(PSK)系統(tǒng)的相位噪聲

    鎖相環(huán)(PLL)和相移鍵控(PSK)系統(tǒng)的相位噪聲振蕩器的相位噪聲有可能導(dǎo)致相位變換的錯誤檢測,
    發(fā)表于 11-24 12:40 ?2133次閱讀
    鎖相環(huán)(<b class='flag-5'>PLL</b>)和相移鍵控(PSK)系統(tǒng)的<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>

    導(dǎo)致PLL相位噪聲和參考雜散的原因及解決方案

    在第二部分,我們將側(cè)重于詳細考察與PLL相關(guān)的兩個關(guān)鍵技術(shù)規(guī)格:相位噪聲和參考雜散。導(dǎo)致相位噪聲
    的頭像 發(fā)表于 04-04 08:10 ?2.5w次閱讀
    導(dǎo)致<b class='flag-5'>PLL</b><b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>和參考雜散的原因及解決方案

    ADF4193:低相位噪聲、快速建立PLL頻率合成器數(shù)據(jù)表

    ADF4193:低相位噪聲、快速建立PLL頻率合成器數(shù)據(jù)表
    發(fā)表于 04-27 21:07 ?3次下載
    ADF4193:低<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>、快速建立<b class='flag-5'>PLL</b>頻率合成器數(shù)據(jù)表

    如何根據(jù)基本的數(shù)據(jù)表規(guī)格估算出PLL相位噪聲

    也許你也會跟我一樣認為典型數(shù)據(jù)表的某些規(guī)格難以理解,這是因為其中涵蓋了一些你不太熟悉的隱含慣例。對許多RF系統(tǒng)工程師而言,其中一種規(guī)格便是鎖相環(huán)(PLL相位
    的頭像 發(fā)表于 11-24 15:40 ?3058次閱讀
    如何根據(jù)基本的數(shù)據(jù)表規(guī)格估算出<b class='flag-5'>PLL</b>的<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>

    XA 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表

    XA 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表
    發(fā)表于 01-13 19:03 ?0次下載
    XA 系列低<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>石英 <b class='flag-5'>PLL</b> 振蕩器數(shù)據(jù)表

    XU 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表

    XU 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表
    發(fā)表于 01-13 19:03 ?0次下載
    XU 系列低<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>石英 <b class='flag-5'>PLL</b> 振蕩器數(shù)據(jù)表

    如何在PLL輸出端產(chǎn)生最低的相位噪聲

    鎖相環(huán) (PLL) 在當今的高科技世界無處不在。幾乎所有商業(yè)和軍用產(chǎn)品都在其運行中使用它們,相位(或 PM)噪聲是一個主要問題。
    的頭像 發(fā)表于 02-21 17:44 ?1831次閱讀

    如何根據(jù)基本的數(shù)據(jù)表規(guī)格估算出PLL相位噪聲

    當信號源被用作本機振蕩器(LO)或高速時鐘時,相位噪聲性能對滿足系統(tǒng)要求起到了重要作用。最初從數(shù)據(jù)表推斷出該規(guī)格時似乎就像一個獨立的項目。下面我來講解一下如何通過讀取PLL
    的頭像 發(fā)表于 04-14 10:32 ?1387次閱讀
    如何根據(jù)基本的數(shù)據(jù)表規(guī)格估算出<b class='flag-5'>PLL</b>的<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>

    XL 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表

    XL 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表
    發(fā)表于 07-03 18:37 ?0次下載
    XL 系列低<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>石英 <b class='flag-5'>PLL</b> 振蕩器數(shù)據(jù)表

    XA 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表

    XA 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表
    發(fā)表于 07-03 19:42 ?0次下載
    XA 系列低<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>石英 <b class='flag-5'>PLL</b> 振蕩器數(shù)據(jù)表

    XU 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表

    XU 系列低相位噪聲石英 PLL 振蕩器數(shù)據(jù)表
    發(fā)表于 07-03 19:42 ?0次下載
    XU 系列低<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>石英 <b class='flag-5'>PLL</b> 振蕩器數(shù)據(jù)表

    如何通過讀取PLL相位噪聲規(guī)格對無線電的性能進行初步評估?

    如何通過讀取PLL相位噪聲規(guī)格來對您的無線電或高速應(yīng)用可達到的性能進行初步評估? PLL(Phase Locked Loop,相位鎖定環(huán))
    的頭像 發(fā)表于 10-31 10:33 ?889次閱讀

    如何評估分布式PLL系統(tǒng)的相位噪聲?

    到參考信號的相位。相位噪聲是指PLL系統(tǒng)在輸出信號引入的相位不穩(wěn)定性,通常由震蕩器(oscil
    的頭像 發(fā)表于 11-06 10:26 ?1047次閱讀

    低壓差調(diào)節(jié)器(LDO)如何影響PLL相位噪聲

    低壓差調(diào)節(jié)器(LDO)如何影響PLL相位噪聲?? 低壓差調(diào)節(jié)器 (LDO) 在集成電路設(shè)計扮演著非常重要的角色。它們的主要功能是將高電壓降至可接受的低電壓水平,以供給
    的頭像 發(fā)表于 01-31 16:43 ?1560次閱讀

    鎖相環(huán)PLL噪聲分析與優(yōu)化 鎖相環(huán)PLL相位噪聲的關(guān)系

    鎖相環(huán)(PLL)是一種反饋控制系統(tǒng),它通過比較輸入信號和輸出信號的相位差異,調(diào)整輸出信號以實現(xiàn)相位鎖定。在許多應(yīng)用,如無線通信、頻率合成和時鐘同步,
    的頭像 發(fā)表于 11-06 10:55 ?3516次閱讀