JESD204B傳輸層的實(shí)現(xiàn)方式介紹
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
收發(fā)器
+關(guān)注
關(guān)注
10文章
3752瀏覽量
109990 -
adc
+關(guān)注
關(guān)注
100文章
6863瀏覽量
552635 -
dac
+關(guān)注
關(guān)注
44文章
2468瀏覽量
195933
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
LMK04828 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
LMK0482x 系列是業(yè)界性能最高的時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 7 個(gè) JESD204B
?LMK0482x系列超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)文檔總結(jié)
LMK0482x 系列是業(yè)界性能最高的時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 7 個(gè) JESD204B
?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK04828-EP 器件是業(yè)界性能最高的時(shí)鐘調(diào)理器，支持 JESD204B。
PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯器件
JESD204B生存指南
實(shí)用JESD204B來(lái)自全球數(shù)據(jù)轉(zhuǎn)換器市場(chǎng)份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置
LTC6953具有11個(gè)輸出并支持JESD204B/JESD204C協(xié)議的超低抖動(dòng)、4.5GHz時(shí)鐘分配器技術(shù)手冊(cè)
C subclass 1 器件時(shí)鐘 / SYSREF 對(duì)以及一個(gè)通用輸出，或者就是 11 個(gè)面向非 JESD204B/JESD204C 應(yīng)用的通用時(shí)鐘輸出。每個(gè)輸出都有自己的可個(gè)別編程分頻器和輸出驅(qū)動(dòng)器。所有輸出也可以采用個(gè)別的粗略半周期數(shù)字延遲和精細(xì)模擬時(shí)間延遲
AD9680 JESD204B接口的不穩(wěn)定會(huì)導(dǎo)致較大的電流波動(dòng)，怎么解決？
AD采集芯片為AD9680-1000，時(shí)鐘芯片為AD9528。當(dāng) AD 采樣時(shí)鐘為 500MHz 時(shí)，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時(shí)鐘為 800MHz
發(fā)表于 04-15 06:43
使用jesd204b IP核時(shí),無(wú)法完成綜合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
發(fā)表于 03-12 22:21
JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？
請(qǐng)問(wèn)各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別，謝謝！
發(fā)表于 02-08 09:10
JESD204B使用說(shuō)明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過(guò)調(diào)用jesd204b ip核來(lái)一步步在FPGA內(nèi)部實(shí)現(xiàn)高速ADC數(shù)據(jù)采集，jesd204b
Altera JESD204B IP核和TI DAC37J84硬件檢查報(bào)告
電子發(fā)燒友網(wǎng)站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報(bào)告.pdf》資料免費(fèi)下載
發(fā)表于 12-10 14:53
?0次下載
調(diào)試ADS52J90板卡JESD204B接口遇到的問(wèn)題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問(wèn)題：
1、目前在應(yīng)用手冊(cè)中能看到LVDS的詳細(xì)說(shuō)明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B的相關(guān)資料
發(fā)表于 11-28 06:13
通過(guò)JESD204B與FPGA連接時(shí)，出現(xiàn)p/n交叉的情況，是否可以p/n交叉連接？
您好，下圖左側(cè)為FPGA核心板在底板上的接插件，通過(guò)JESD204B方式與ADC連接，但布線路徑需要交叉。
這種情況應(yīng)該如何處理？
方案1. 將差分線對(duì)內(nèi)交叉連接，即FPGA的差分線的xx_p連接
發(fā)表于 11-26 06:29
使用JESD204B接口，線速率怎么計(jì)算？
使用JESD204B接口，線速率怎么計(jì)算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設(shè)備，采樣時(shí)鐘fs為500MHz，在表8-17，中選擇模式0,N&
發(fā)表于 11-18 07:10
使用JESD204B如何對(duì)數(shù)據(jù)進(jìn)行組幀？
在使用JESD204B協(xié)議時(shí)，當(dāng)L=8時(shí)，如果時(shí)雙通道數(shù)據(jù)，如何對(duì)數(shù)據(jù)進(jìn)行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
工商網(wǎng)監(jiān)
評(píng)論