JESD204B傳輸層的實現(xiàn)方式介紹
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
收發(fā)器
+關(guān)注
關(guān)注
10文章
3795瀏覽量
110592 -
adc
+關(guān)注
關(guān)注
100文章
7413瀏覽量
553824 -
dac
+關(guān)注
關(guān)注
44文章
2699瀏覽量
196409
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
LMK04828 超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)手冊
LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
?LMK0482x系列超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)文檔總結(jié)
LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
LMK04616 超低噪聲低功耗JESD204B兼容時鐘抖動清除器總結(jié)
LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動清除器，支持 JESD204B。16 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 8 個 JESD204B 轉(zhuǎn)換器或其他邏輯器件。第 17 個輸出可配置為提供來自 PLL2 的信號或來自外部 VCXO 的副
?LMK04828-EP 超低噪聲JESD204B兼容時鐘抖動清除器總結(jié)
LMK04828-EP 器件是業(yè)界性能最高的時鐘調(diào)理器，支持 JESD204B。
PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅(qū)動7個JESD204B轉(zhuǎn)換器或其他邏輯器件
?LMK04368-EP 超低噪聲JESD204B/C雙環(huán)路時鐘抖動清除器總結(jié)
LMK04368-EP 是一款高性能時鐘調(diào)節(jié)器，支持 JEDEC JESD204B/C，適用于太空應(yīng)用。
PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個
JESD204B生存指南
實用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置
替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B
VCO 輸入，支持高達(dá) 3200MHz車載調(diào)節(jié)器可實現(xiàn)出色的電源抑制比3. 應(yīng)用? JESD204B 時鐘生成? 蜂窩基礎(chǔ)設(shè)施（多載波 GSM、 LTE、 W-CDMA）? 數(shù)據(jù)轉(zhuǎn)換器時鐘? 微波基帶卡? 相控陣參考時鐘分布
發(fā)表于 05-08 15:57
一文詳解JESD204B高速接口協(xié)議
JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協(xié)議，在此之前，ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術(shù)手冊
C subclass 1 器件時鐘 / SYSREF 對以及一個通用輸出，或者就是 11 個面向非 JESD204B/JESD204C 應(yīng)用的通用時鐘輸出。每個輸出都有自己的可個別編程分頻器和輸出驅(qū)動器。所有輸出也可以采用個別的粗略半周期數(shù)字延遲和精細(xì)模擬時間延遲
AD9680 JESD204B接口的不穩(wěn)定會導(dǎo)致較大的電流波動，怎么解決？
AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當(dāng) AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時鐘為 800MHz
發(fā)表于 04-15 06:43
使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
發(fā)表于 03-12 22:21
JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？
請問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別，謝謝！
發(fā)表于 02-08 09:10
JESD204B使用說明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實現(xiàn)高速ADC數(shù)據(jù)采集，jesd204b
Altera JESD204B IP核和TI DAC37J84硬件檢查報告
電子發(fā)燒友網(wǎng)站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報告.pdf》資料免費下載
發(fā)表于 12-10 14:53
?0次下載
工商網(wǎng)監(jiān)
評論