FPGA之計(jì)數(shù)器的練習(xí)（7）
計(jì)數(shù)器有用于工業(yè)上的特點(diǎn)有：1、有6位LED數(shù)碼顯示；2、同時(shí)有分A和B兩路計(jì)數(shù)輸入；3、計(jì)數(shù)頻率可達(dá)20KHz；4、還具有帶LED報(bào)警燈指示；5、同時(shí)支持RS485、RS232串行接口，輸出、電源、通訊相互之間采用光電隔離互不干擾。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1650文章
22205瀏覽量
626821 -
led
+關(guān)注
關(guān)注
243文章
24327瀏覽量
683649 -
計(jì)數(shù)器
+關(guān)注
關(guān)注
32文章
2302瀏覽量
97187
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
明德?lián)P點(diǎn)撥FPGA課程---第十三章 ?計(jì)數(shù)器的使用
答案10. 計(jì)數(shù)器練習(xí)511. 計(jì)數(shù)器練習(xí)5答案12. 計(jì)數(shù)器練習(xí)613.
發(fā)表于 10-30 10:15
基于FPGA的PWM計(jì)數(shù)器改進(jìn)設(shè)計(jì)
簡單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低。
發(fā)表于 04-06 11:11
?2170次閱讀
HL配套C實(shí)驗(yàn)例程100例之計(jì)數(shù)器計(jì)數(shù)
HL配套C實(shí)驗(yàn)例程100例之計(jì)數(shù)器計(jì)數(shù)，配合開發(fā)板學(xué)習(xí)效果更好。
發(fā)表于 04-11 16:09
?4次下載
可編程控制器實(shí)驗(yàn)教程之計(jì)數(shù)器指令實(shí)驗(yàn)
可編程控制器實(shí)驗(yàn)教程之計(jì)數(shù)器指令實(shí)驗(yàn)，很好的學(xué)習(xí)資料。
發(fā)表于 04-19 13:57
?0次下載
定時(shí)器之計(jì)數(shù)器應(yīng)用
之計(jì)數(shù)器應(yīng)用。概述計(jì)數(shù)器是對(duì)外來脈沖信號(hào)計(jì)數(shù)，對(duì)來自于外部引腳P3.4(T0),P3.5(T1),P1.1(T2)的外部信號(hào)計(jì)數(shù)。在設(shè)置計(jì)數(shù)器
發(fā)表于 02-21 11:06
?2120次閱讀
FPGA基礎(chǔ)應(yīng)用計(jì)數(shù)器的實(shí)例詳細(xì)說明
該計(jì)數(shù)器從0 計(jì)數(shù)到4294967295，然后回滾到0 并重新開始計(jì)數(shù)。它只需要FPGA 上一點(diǎn)點(diǎn)的資源就可以迅速完成計(jì)數(shù)，這都多虧了
發(fā)表于 12-11 17:26
?12次下載
PLC實(shí)例講解之計(jì)數(shù)器值以二進(jìn)制輸出資源下載
PLC實(shí)例講解之計(jì)數(shù)器值以二進(jìn)制輸出資源下載
發(fā)表于 04-01 16:59
?22次下載
基于FPGA的十進(jìn)制計(jì)數(shù)器
本方案是一個(gè)基于 FPGA ?的十進(jìn)制計(jì)數(shù)器。共陽極 7 段顯示器上的 0 到 9 十進(jìn)制計(jì)數(shù)器，硬件在 Xilinx Spartan 6
發(fā)表于 12-20 14:52
?4次下載
S7-1200的計(jì)數(shù)器包含3種計(jì)數(shù)器的介紹
S7-1200的計(jì)數(shù)器為IEC計(jì)數(shù)器，用戶程序中可以使用的計(jì)數(shù)器數(shù)量僅受CPU的存儲(chǔ)器容量限制。
發(fā)表于 01-29 09:31
?1.1w次閱讀
工商網(wǎng)監(jiān)
評(píng)論