Vivado：行業(yè)首款 SoC 增強(qiáng)型設(shè)計(jì)套件

Vivado Design Suite 提供了一個(gè)全新構(gòu)建的SoC 增強(qiáng)型、以 IP 和系統(tǒng)為中心的新一代開發(fā)環(huán)境，致力于解決系統(tǒng)級(jí)集成和實(shí)現(xiàn)的生產(chǎn)力瓶頸。 Vivado Design Suite 在總體生產(chǎn)力、易用性和系統(tǒng)級(jí)集成能力方面領(lǐng)先一代。

Vivado 2015.1 版本最新消息

全新 Vivado Lab Edition：這是 Vivado 設(shè)計(jì)套件的一個(gè)無成本的輕量級(jí)編程調(diào)試版本。專門針對無需全功能Vivado設(shè)計(jì)套件的實(shí)驗(yàn)室環(huán)境。Vivado實(shí)驗(yàn)室版本是比全功能Vivado設(shè)計(jì)套件小75%的簡易版，大幅縮短了實(shí)驗(yàn)室的設(shè)置時(shí)間，并減少了系統(tǒng)內(nèi)存需求。

交互式時(shí)鐘域的交叉分析：該功能支持設(shè)計(jì)人員在設(shè)計(jì)早期階段調(diào)試CDC問題。結(jié)合Vivado設(shè)計(jì)套件的交互式時(shí)序分析和交叉探測特性，CDC分析功能可提供強(qiáng)大的時(shí)序分析和調(diào)試功能，并加速產(chǎn)品上市進(jìn)程。

加速型 Vivado 仿真器與第三方仿真流：Vivado設(shè)計(jì)套件2015.1版還提升了仿真流程，可將LogiCOREIP編譯時(shí)間縮短2倍以上，讓整體仿真性能比此前版本快20%。新版本還全面集成了賽靈思聯(lián)盟計(jì)劃成員Aldec、Cadence Design Systems、Mentor Graphics和新思科技（Synopsys）所提供的仿真流程。

SDK 高級(jí)系統(tǒng)內(nèi)性能分析與驗(yàn)證：為加速開發(fā)Zynq-7000全可編程SoC，賽靈思針對裸機(jī)和Linux應(yīng)用擴(kuò)展了其系統(tǒng)性能分析工具套件。

VivadoDesign Suite 各版本的功能介紹