chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      XL FPGA技術(shù)交流

      文章：135 被閱讀：30.7w 粉絲數(shù)：27 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：3

      分享易靈思FPGA

      廣告

      易靈思RAM使用--Update3

      易靈思RAM在使用時(shí)可以會(huì)遇到一些問題，這里把常用的問題總結(jié)下。 1、ram初始化文件路徑是工程路徑....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-12 09:52 ?1148次閱讀
      易靈思RAM使用--Update3

      MIPI dsi TX移植注意事項(xiàng) - update7

      MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-12 09:52 ?1491次閱讀
      MIPI dsi TX移植注意事項(xiàng) - update7

      Efinity Interface Designer報(bào)錯(cuò)案例-v0

      (1)ERROR:Interface Designer constraint generation ....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-12 09:52 ?1679次閱讀
      Efinity Interface Designer報(bào)錯(cuò)案例-v0

      Efinity Interface Designer報(bào)錯(cuò)案例-v1

      (1)ERROR:Interface Designer constraint generation ....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 12-12 09:52 ?2267次閱讀
      Efinity Interface Designer報(bào)錯(cuò)案例-v1

      Efinity RISC-V IDE入門使用指南

      選擇Generic Image Combination.并選擇右側(cè)的“*”添加文件，邏輯文件是生成的....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-21 12:25 ?4027次閱讀
      Efinity RISC-V IDE入門使用指南

      Efinity軟件安裝方法

      step1:安裝Python,注意勾選“Add Python 3.7 to PATH” （2022版....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-14 15:55 ?2943次閱讀
      Efinity軟件安裝方法

      MIPI2.5G DPHY TX demo移植指南

      最近陸續(xù)有客戶在評(píng)估易靈思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一個(gè)簡(jiǎn)單的移植來....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-14 10:21 ?3626次閱讀
      MIPI2.5G DPHY TX demo移植指南

      MIPI dsi TX移植注意事項(xiàng)

      MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-08 10:20 ?1491次閱讀
      MIPI dsi TX移植注意事項(xiàng)

      易靈思IDE更新ROM可以不用全編譯了

      之前有人問題易靈思的BRAM是否可以修改ROM的初始化參數(shù)，像xilinx一樣不需要編譯，也有人問R....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-30 16:05 ?1654次閱讀
      易靈思IDE更新ROM可以不用全編譯了

      易靈思Trion FPGA PS配置模式--update

      生成相應(yīng)的下載文件。注意修改Bitstream生成模式時(shí)，不需要進(jìn)行工程的全編譯，只需運(yùn)行最后一步數(shù)....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-15 11:30 ?1707次閱讀
      易靈思Trion FPGA PS配置模式--update

      易靈思RAM使用指南

      易靈思RAM在使用時(shí)可以會(huì)遇到一些問題，這里把常用的問題總結(jié)下。
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-07 09:19 ?2551次閱讀
      易靈思RAM使用指南

      易靈思內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新

      除通過外部多功能IO來選擇之外，易靈思通過內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新操作也非常簡(jiǎn)單。
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 05-30 09:24 ?2537次閱讀
      易靈思內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新

      MIPI dsi TX移植注意事項(xiàng)-update4

      MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 05-23 09:51 ?2120次閱讀
      MIPI dsi TX移植注意事項(xiàng)-update4

      MIPI dsi TX移植注意事項(xiàng)

      MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 05-22 10:01 ?1631次閱讀
      MIPI dsi TX移植注意事項(xiàng)

      MIPI dsi TX移植注意事項(xiàng)

      MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 05-14 10:04 ?1231次閱讀
      MIPI dsi TX移植注意事項(xiàng)

      易靈思FPGA下載器安裝方法

      說明：該下載器把SPI與JTAG管腳進(jìn)行了分開處理。 鑒于JTAG使用較多，SPI使用較少，所以把J....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 05-11 09:13 ?4668次閱讀
      易靈思FPGA下載器安裝方法

      Ti60 PLL的clkout4使用限制

      關(guān)于clkout4的說明其實(shí)不多，在PLL的說明中提到CLKOUT4只用于top和bottom的區(qū)域....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 05-04 11:10 ?1428次閱讀
      Ti60 PLL的clkout4使用限制

      MIPI2.5G DPHY TX demo移植教程

      最近陸續(xù)有客戶在評(píng)估易靈思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一個(gè)簡(jiǎn)單的移植來....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 04-18 10:07 ?2869次閱讀
      MIPI2.5G DPHY TX demo移植教程

      GBUFCE原語介紹

      如果普通的GPIO怎么走全局時(shí)鐘網(wǎng)絡(luò)，其實(shí)很簡(jiǎn)單，打開原主文檔，找到EFX_GBUFCE，該部分提供....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 04-06 11:44 ?1241次閱讀
      GBUFCE原語介紹

      怎樣把立創(chuàng)的PCB轉(zhuǎn)成allegro的

      怎樣把立創(chuàng)的PCB轉(zhuǎn)成allegro的
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 04-03 10:02 ?10176次閱讀
      怎樣把立創(chuàng)的PCB轉(zhuǎn)成allegro的

      APB3接口的讀寫過程

      APB3是一個(gè)低功耗低成本接口。所有信號(hào)在時(shí)鐘上升沿傳輸，每次傳輸需要兩個(gè)時(shí)鐘周期。
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 03-31 17:26 ?3222次閱讀
      APB3接口的讀寫過程

      求一種Ti60F100高速IO實(shí)現(xiàn)HDMI環(huán)出方案

      xilinx和altera都有通過IO驅(qū)動(dòng)HDMI的方案，支持的分辨率各有不同，這跟不同系列的FPG....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 03-09 14:20 ?3846次閱讀
      求一種Ti60F100高速IO實(shí)現(xiàn)HDMI環(huán)出方案

      RISCV操作常見問題之update1解析

      如果工程直接復(fù)制另一個(gè)工程，路徑一定要修改，建議重新eclipse工程。
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-23 16:16 ?3637次閱讀
      RISCV操作常見問題之update1解析

      Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤案例分享

      Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤。很多剛開始使用的人經(jīng)常遇到。
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-20 10:56 ?2674次閱讀
      Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤案例分享

      Ti60F100用片內(nèi)flash啟動(dòng)RISCV程序不能成功的解決辦法

      Ti60F100內(nèi)部是一個(gè)16Mbit的flash，每個(gè)地址對(duì)應(yīng)的是一個(gè)8位的數(shù)據(jù)，所以，地址范圍是....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-15 17:13 ?2548次閱讀
      Ti60F100用片內(nèi)flash啟動(dòng)RISCV程序不能成功的解決辦法

      Efinity版本更新可能遇到的問題及解決辦法

      Efinity用新版本的軟件打開老工程時(shí)，可能會(huì)出現(xiàn)編譯不能通過的情況，并且打不開interface....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-14 09:37 ?1594次閱讀
      Efinity版本更新可能遇到的問題及解決辦法

      易靈思SOC的片上RAM啟動(dòng)方案

      首先片上RAM啟動(dòng)要在IP上關(guān)閉外部存儲(chǔ)，如下圖，Include the external memo....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-14 09:29 ?2193次閱讀
      易靈思SOC的片上RAM啟動(dòng)方案

      Efinity RISC-V IDE安裝與使用

      step2: Import工程。選擇Import Projectes... 或者在Project E....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-08 11:56 ?2896次閱讀
      Efinity RISC-V IDE安裝與使用

      Debug Core UUID mismatch案例總結(jié)

      Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤。很多剛開始使用的人經(jīng)常遇到。下面我....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-06 15:18 ?2802次閱讀
      Debug Core UUID mismatch案例總結(jié)

      MIPI dsi TX移植注意事項(xiàng)簡(jiǎn)單總結(jié)

      MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 02-06 14:20 ?2588次閱讀
      MIPI dsi TX移植注意事項(xiàng)簡(jiǎn)單總結(jié)