chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線(xiàn)課程
      • 觀看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      XL FPGA技術(shù)交流

      文章：134 被閱讀：23.9w 粉絲數(shù)：20 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：0

      分享易靈思FPGA

      廣告

      Efinity RISC-V IDE入門(mén)使用-4

      一、Efinity工程io_memoryClk是與存儲(chǔ)器接口共用的時(shí)鐘，需要連接正確。UART由于鈦金系列是有
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?1000次閱讀

      SOC GPIO操作

      sapphire Soc提供了兩個(gè)GPIO組每組有4個(gè)GPIO，定義為GPIO[3:0]，其中只有GPIO[1
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?492次閱讀

      RISCV 操作常見(jiàn)問(wèn)題集 - v4

      （1）如果工程直接復(fù)制另一個(gè)工程，路徑一定要修改，建議重新eclipse工程。（2）clean Project
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?1018次閱讀

      Efinity軟件安裝-v5

      感謝朋友提供的視頻。1、軟件下載易靈思管網(wǎng)地址為https://www.elitestek.com最近一段時(shí)間
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?981次閱讀

      常用時(shí)序約束使用說(shuō)明-v1

      為了節(jié)省每層導(dǎo)入網(wǎng)表的時(shí)間，在設(shè)置中我們通常不會(huì)勾選Aoto Load place and route Dat
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 11-01 11:06 ?580次閱讀

      自定義RISC V的bootloader-v2

      在生成SoC時(shí)，會(huì)生成一個(gè)預(yù)定義bootloader .bin文件，用于指定soc的工程運(yùn)行的地址，....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-31 12:37 ?1163次閱讀
      自定義RISC V的bootloader-v2

      易靈思鈦金系列加密方案-V1

      硬件設(shè)計(jì)要求? 在之前的版本中，加密是通過(guò)VCC_AUX來(lái)供電的。在新的版本中已經(jīng)通過(guò)單獨(dú)的VQPS....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-30 08:04 ?1614次閱讀
      易靈思鈦金系列加密方案-V1

      易靈思Efinity入門(mén)使用-v8

      Step1:點(diǎn)擊設(shè)置 Step2:在Top level project path中輸入路徑 ....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-23 10:37 ?2168次閱讀
      易靈思Efinity入門(mén)使用-v8

      FPGA軟件Efinity入門(mén)使用-v7

      ? 一、 軟件預(yù)設(shè)置 二、新建工程 三、添加源文件 四、添加管腳約束 五、添加GPIO 六、 PLL....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-21 18:55 ?1783次閱讀
      FPGA軟件Efinity入門(mén)使用-v7

      Efinity FIFO IP仿真問(wèn)題 -v1

      Efinity目前不支持聯(lián)合仿真，只能通過(guò)調(diào)用源文件仿真。 我們生成一個(gè)fifo IP命名為fifo....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-21 11:41 ?1564次閱讀
      Efinity FIFO IP仿真問(wèn)題 -v1

      易靈思下載器驅(qū)動(dòng)安裝-v2

      該下載器把SPI與JTAG管腳進(jìn)行了分開(kāi)處理。鑒于JTAG使用較多，SPI使用較少，所以把JTAG放....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-16 18:29 ?2096次閱讀
      易靈思下載器驅(qū)動(dòng)安裝-v2

      邏輯布線(xiàn)鎖定 用FPGA實(shí)現(xiàn)TDC時(shí)的邏輯鎖定和布線(xiàn)鎖定

      在激光雷達(dá)中，使用FPGA實(shí)現(xiàn)TDC時(shí)需要手動(dòng)約束進(jìn)位鏈的位置。這里簡(jiǎn)單記錄下。 Efinit....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 10-15 11:31 ?3365次閱讀
      邏輯布線(xiàn)鎖定 用FPGA實(shí)現(xiàn)TDC時(shí)的邏輯鎖定和布線(xiàn)鎖定

      RISCV 操作常見(jiàn)問(wèn)題集 - v5

      （1）如果工程直接復(fù)制另一個(gè)工程，路徑一定要修改，建議重新eclipse工程。 （2）clean P....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 09-09 18:14 ?1214次閱讀
      RISCV 操作常見(jiàn)問(wèn)題集 - v5

      I2C筆記分享

      SCL：上升沿將數(shù)據(jù)輸入到每個(gè)EEPROM器件中；下降沿驅(qū)動(dòng)EEPROM器件輸出數(shù)據(jù)。(邊沿觸發(fā)) ....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 18:19 ?1088次閱讀

      programmer下載常見(jiàn)問(wèn)題總結(jié)-v2

      programmer下載常見(jiàn)問(wèn)題總結(jié)
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 16:17 ?2144次閱讀
      programmer下載常見(jiàn)問(wèn)題總結(jié)-v2

      Efinity編譯生成文件使用指導(dǎo)-v1

      接上篇： （6）查看Unassigned Core Pins。 在placement下面的palce....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 14:22 ?1077次閱讀
      Efinity編譯生成文件使用指導(dǎo)-v1

      Efinity編譯生成文件使用指導(dǎo)

      （1）查看綜合后的原語(yǔ) 在outflow .map是網(wǎng)表對(duì)FPGA資源的映射。比如gbuf,dspt....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 11:51 ?1770次閱讀
      Efinity編譯生成文件使用指導(dǎo)

      LVDS的GCLK接收方案-v1

      在易靈思的器件上接收LVDS一般采用PLL接收，通過(guò)PLL產(chǎn)生兩個(gè)時(shí)鐘，一個(gè)是fast_clk，一個(gè)....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-13 08:44 ?873次閱讀
      LVDS的GCLK接收方案-v1

      LVDS的GCLK接收方案

      在易靈思的器件上接收LVDS一般采用PLL接收，通過(guò)PLL產(chǎn)生兩個(gè)時(shí)鐘，一個(gè)是fast_clk，一個(gè)....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-12 17:11 ?2027次閱讀
      LVDS的GCLK接收方案

      programmer下載常見(jiàn)問(wèn)題總結(jié)-v4

      連接下載器之后什么也讀不出來(lái)？一般為驅(qū)動(dòng)沒(méi)有安裝，在device manger里面查看是否有l(wèi)ibu....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 08-06 15:21 ?3036次閱讀
      programmer下載常見(jiàn)問(wèn)題總結(jié)-v4

      programmer下載常見(jiàn)問(wèn)題總結(jié)-v3

      （0）連接下載器之后什么也讀不出來(lái) 說(shuō)明 ：一般為驅(qū)動(dòng)沒(méi)有安裝，在device manger里面查看....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-30 08:43 ?1390次閱讀
      programmer下載常見(jiàn)問(wèn)題總結(jié)-v3

      FL60D2GF225及demo板介紹

      FL60F225D2G器件簡(jiǎn)介 FL60F225D2G 采用 System in Package（S....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-29 08:39 ?1440次閱讀
      FL60D2GF225及demo板介紹

      易靈思Trion FPGA PS配置模式--update(6)

      準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 （1）JTAG模式選擇為Pa....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-23 08:48 ?1043次閱讀
      易靈思Trion FPGA PS配置模式--update(6)

      易靈思SOC onchip RAM初始化

      最新有客戶(hù)在詢(xún)問(wèn)soc的片上RAM啟動(dòng)方案。于是有了本篇文章。如果soc不? ? ? ? 使用外部存....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-21 16:54 ?1255次閱讀
      易靈思SOC onchip RAM初始化

      InterfaceDesinger 使用案例-v3

      ? 1、?DDIO用法 2、 時(shí)鐘輸出 3、 Efinity處理三態(tài)端口問(wèn)題 4、 PLL的添加? ....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-17 16:24 ?1908次閱讀
      InterfaceDesinger 使用案例-v3

      Efinity debuger常見(jiàn)問(wèn)題總結(jié)-v2

      Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤。很多剛開(kāi)始使用的人經(jīng)常遇到。下面我....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-11 11:39 ?2695次閱讀
      Efinity debuger常見(jiàn)問(wèn)題總結(jié)-v2

      Efinity RISC-V IDE入門(mén)使用-3

      自從新版本的Efinity RISC-V IDE發(fā)布之后，這直沒(méi)有時(shí)間操作一下，它為RISC-V '....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-09 08:46 ?1916次閱讀
      Efinity RISC-V IDE入門(mén)使用-3

      二進(jìn)制處理中的一些技巧

      在二進(jìn)制和十進(jìn)制的處理中，有時(shí)候一些小技巧是很有用的。 1、把十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) （....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-05 11:51 ?975次閱讀

      verilog系統(tǒng)函數(shù)

      （1）fwrite是需要觸發(fā)條件的，需要手動(dòng)添加換行。 （2）如果寫(xiě)放文件的格式為%d，則認(rèn)為....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 07-05 11:48 ?1355次閱讀
      verilog系統(tǒng)函數(shù)

      1.5G MIPI dsi TX移植注意事項(xiàng)及demo - update8

      硬件平臺(tái) 軟件平臺(tái)： 使用注意事項(xiàng) MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的ex....
      的頭像 XL FPGA技術(shù)交流 發(fā)表于 06-27 08:43 ?1681次閱讀
      1.5G MIPI dsi TX移植注意事項(xiàng)及demo - update8