??? 關(guān)鍵詞:Σ-△調(diào)制,小數(shù)分頻合成器,鎖相環(huán),相位噪聲
1 引 言
在通訊技術(shù)飛速發(fā)展的今天,對信號發(fā)生器的要求越益苛刻。同時,隨著雷達(dá)技術(shù)、保密通訊、目標(biāo)定位、衛(wèi)星測控、精密制導(dǎo)及電子對抗等現(xiàn)代高技術(shù)在軍事領(lǐng)域及民用設(shè)備中的廣泛應(yīng)用和普及,信號發(fā)生器必須要有極高的頻率穩(wěn)定度和頻譜純度。
頻率合成技術(shù)是現(xiàn)代通訊系統(tǒng)的重要組成部分,它是將一個高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過四則運算,產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。頻率合成的方法可分為兩大類:直接合成法和間接合成法,其形式有:直接頻率合成器、鎖相頻率合成器和直接數(shù)字頻率合成器。目前應(yīng)用較普遍的是直接數(shù)字頻率合成(DDS),其優(yōu)點是分辨率高、成本低、控制靈活;其主要缺點是輸出頻率上限不能太高,另外,若設(shè)計不合理,由數(shù)字技術(shù)帶來的相位量化噪聲和D/A變換器帶來的幅度量化噪聲所形成的總輸出噪聲電平可能很高。隨著大規(guī)模集成電路的發(fā)展,利用小數(shù)分頻頻率合成技術(shù)解決了單環(huán)數(shù)字頻率合成器中高鑒相頻率和小頻率間隔之間的矛盾,但小數(shù)分頻存在嚴(yán)重的小數(shù)雜散,通常采用模擬相位內(nèi)插的方法來抑制。一個理想的系統(tǒng)不要求任何模擬方法來抵消相位噪聲和寄生信號,因為這種抵消程度有一定的限度,優(yōu)于1%的抵消是很困難的。一種完全的數(shù)字方案就是引入Σ-△調(diào)制技術(shù),該技術(shù)是過取樣噪聲整型和數(shù)字濾波技術(shù)的結(jié)合,
小的頻率分辨率的實現(xiàn)依賴于電路的速度,這在當(dāng)今的技術(shù)條件下已成為可能。
Σ-△調(diào)制頻率合成器是在小數(shù)分頻鎖相環(huán)的基礎(chǔ)上,采用全數(shù)字式Σ-△調(diào)制技術(shù)來抑制小數(shù)雜散,從而克服了模擬相位內(nèi)插方法的一些缺點如:電路復(fù)雜、調(diào)試?yán)щy、價格昂貴等。它是一種新型的、先進(jìn)的頻率合成器。
2 Σ-△調(diào)制技術(shù)原理分析
Σ-△調(diào)制技術(shù)源于廣泛應(yīng)用于音頻范圍內(nèi)的高分辨率A/D、D/A轉(zhuǎn)換器中的過取樣Σ-△轉(zhuǎn)換技術(shù),其工作原理為:在對信號進(jìn)行過取樣后,噪聲功率譜幅度降低,并通過一個對輸入呈低通對量化噪聲呈高通的噪聲整型器,將量化噪聲功率的絕大部分移到信號頻帶之外,而采用過取樣移出的噪聲不會與信號頻譜混疊,從而可通過簡單的濾波有效地抑制噪聲,比較容易用硬件電路實現(xiàn)。
Σ-△A/D轉(zhuǎn)換器是基于將限帶輸入信號以較高的取樣頻率進(jìn)行高速取樣,而對每個取樣信號量化比特數(shù)較低,經(jīng)常使用一比特量化,這樣使Σ-△A/D轉(zhuǎn)換器獲得了許多優(yōu)點,其原理框圖如圖1所示。其中,減法器、積分器、量化器和D/A轉(zhuǎn)換器組成反饋系統(tǒng),使得積分器的電壓趨于零并使D/A轉(zhuǎn)換器的輸出逼近輸入值,所得數(shù)字輸出也逼近輸入信號而完成D/A轉(zhuǎn)換,圖中取樣頻率為DFs,F(xiàn)s為 奈奎斯特取樣頻率,D遠(yuǎn)大于一。由于采用過取樣,一方面改善了A/D轉(zhuǎn)換器的信噪比,另一方面對抗混疊濾波器的要求也降低。

Σ-△A/D轉(zhuǎn)換器是通過提高取樣頻率和噪聲整型來改善信噪比的。當(dāng)輸入信號是隨機信號且輸入信號幅度大于分層電平(△)時,量化噪聲的功率譜密度在0~Fs/2頻帶內(nèi)均勻分布,總噪聲能量為:

總噪聲能量只與量化級幅度有關(guān),與其它因素?zé)o關(guān),
而量化噪聲功率譜密度與取樣頻率Fs有關(guān),即:

圖2為功率譜與取樣頻率的關(guān)系圖。顯然,如果量化級幅度相同,取樣頻率越高則功率譜密度越低,即在有用信號帶寬內(nèi)的噪聲能量下降為原來的1/D,而有用信號功率是不變的,所以提高取樣頻率可以提高信噪比。


是環(huán)路內(nèi)A/D轉(zhuǎn)換器所產(chǎn)生的量化噪聲,并設(shè)H(z)為一個單位增益離散時間積分器。對環(huán)路進(jìn)行分析,可得:

由此可知,環(huán)路對輸入信號僅產(chǎn)生一個延遲,而對量化噪聲進(jìn)行一個微分處理。將z=ejωT代入量化噪聲
的傳輸因子得:

而量化噪聲在0~DFS/2之間是均勻分布的,其功率譜密度為:

由此可知,經(jīng)噪聲整型后,量化噪聲能量大部分被移向頻率高端,而需要提取的有效頻率段內(nèi)的噪聲能量大大降低,使輸出信噪比得以提高。不難想象,如對量化噪聲實現(xiàn)多次微分即可獲得更好的噪聲整型效果。
在小數(shù)分頻頻率合成器中,所需的小數(shù)分頻比類似于D/A變換器的模擬輸出,而用于控制分頻器的數(shù)值類似于D/A變換器的數(shù)字輸入,因此,同樣可以將噪聲整型原理應(yīng)用于合成器的小數(shù)分頻部分,從而可獲得更好的帶內(nèi)噪聲特性。


3.1 小數(shù)分頻頻率合成器原理分析
在一般的鎖相頻率合成器中,程序分頻器的分頻比為整數(shù)N,合成器輸出頻率最小間隔為鑒相頻率fr。而對合成器而言,頻率間隔應(yīng)越小越好,由于合成器中鑒相頻率不可能無限制地低下去,且為實現(xiàn)快速鎖相,要求鑒相頻率越高越好。這樣就面臨著一對不可調(diào)和的矛盾。解決這一矛盾的方法是利用小數(shù)分頻頻率合成技術(shù),這一方法已在當(dāng)今頻率合成領(lǐng)域廣泛應(yīng)用。
小數(shù)分頻頻率合成器是把VCO輸出頻率鎖定在參考鑒相頻率fr的N.F次諧波上。在小數(shù)分頻器中,整數(shù)分頻比周期性地從N到N+1地變化,使平均分頻比值落在N~N+1區(qū)間內(nèi)。設(shè)一個平均周期內(nèi),除N的時間為TN,而除N+1的時間為TN+1,則環(huán)路鎖定后,VCO的平均輸出頻率f0為:

其中,N為分頻比的整數(shù)部分,.F為小數(shù)部分。
實際使用中可用一累加器的溢出來確定瞬間分頻比,設(shè)累加器最大容量為C-1,其輸入X=.f×C即X/C=.f,因此,當(dāng)分頻器作除N操作時,到相位檢波器的VCO信號頻率為:

由于累加器求和相同的小數(shù)部分,其溢出對應(yīng)于VCO相位誤差超過2π,因此,必須在一個參考循環(huán)內(nèi)改變分頻比為N+1以消除VCO的相位差。周期性改變分頻比使VCO相位誤差呈鋸齒波變化,從而形成嚴(yán)重的小數(shù)雜散,必須加以濾除。而這種相位誤差是可以預(yù)測的,可以通過模擬相位內(nèi)插的方法加以消除。但這種消除是有局限的,且電路相當(dāng)復(fù)雜成本較高。如用Σ-△調(diào)制技術(shù)對小數(shù)雜散進(jìn)行處理能得到比較理想的效果。
3.2 Σ┐△調(diào)制小數(shù)分頻頻率合成器的設(shè)計
Σ-△調(diào)制小數(shù)分頻頻率合成器是對傳統(tǒng)的小數(shù)分頻頻率合成器中的小數(shù)分頻器加以改進(jìn),通過多級Σ-△調(diào)制器對累加器量化誤差進(jìn)行再次處理從而獲得更好的相位誤差特性。圖5為累加器的數(shù)學(xué)
模型,顯然,相位累加器與一階Σ-△調(diào)制器具有相同的數(shù)學(xué)模型。雖然累加器作為數(shù)字一階Σ-△調(diào)制器對其自身量化誤差有一定的濾波作用,但其效果有限,因而傳統(tǒng)的小數(shù)分頻鎖相環(huán)難以獲得較低的
相位雜散。

為對小數(shù)分頻器中引入的量化誤差進(jìn)行有效的抑制,采用級連的高階Σ-△調(diào)制方案,由于每一級Σ-△調(diào)制均會引入量化噪聲,為實現(xiàn)噪聲整型同時考慮到電路穩(wěn)定性的需要,對引入到下級的量化噪聲取反,并逐級增加延遲單元,使下一級Σ-△調(diào)制器輸出與上一級量化噪聲分量相抵消的信號,從而使高階Σ-△調(diào)制器輸出中只含N.F和最后一級Σ-△調(diào)制器所引入的量化噪聲。為簡化分析,現(xiàn)以三階Σ-△調(diào)制器為例對相位誤差函數(shù)進(jìn)行分析。圖6為三階Σ-△調(diào)制Z域模型。原小數(shù)分頻器中的相位累加器作為第一級調(diào)制器。圖中N(z)為分頻比的整數(shù)部分,.F(z)為小數(shù)部分,Ei(z)(i=1,2,3)是每級Σ-△調(diào)制器引入的量化誤差,Ndiv(z)為Σ-△調(diào)制器的分頻比。由此可得:
N1(z)=
上式說明三階Σ-△調(diào)制器無失真地傳輸了輸入信號N.F(z),并只對第三階量化誤差進(jìn)行三次微分。所以,這種鎖相環(huán)的實際輸出頻率為:
?
由此式可知,通過三階整型輸出頻率抖動的功率譜密度為:
由于鎖相環(huán)具有較好的低通特性,從而可以消除小數(shù)分頻雜散。
圖7為新的頻率合成器的原理框圖。圖中每個累加器的輸出和下一個累加器的輸入相接,累加器的溢出可以控制分頻比。為了減小剩余相位抖動,需合理控制分頻比,具體方法是第二個累加器的溢出必
須通過第一個微分控制分頻比,第三個累加器溢出通過第二個累加器影響的微分來控制分頻比等等。圖中輸入到程序分頻器的瞬間輸出為:
這樣,在數(shù)字電路中可用一組延遲單元和全加器來實現(xiàn)此等式。
整個環(huán)路工作原理簡單描述如下:壓控振蕩器頻率預(yù)置在一個粗值上,經(jīng)分頻器分頻(由于要改變分頻比來減小剩余相位抖動,此分頻器應(yīng)為雙?;蛩哪?刂疲诸l后的頻率與基準(zhǔn)頻率在檢相器中比相,產(chǎn)生的差值信號經(jīng)環(huán)路濾波器的積分和濾波,形成一直流控制信號加到VCO上微調(diào)VCO輸出頻率,使其頻率準(zhǔn)確鎖定在預(yù)置頻率上,其頻率穩(wěn)定度和準(zhǔn)確度與基準(zhǔn)頻率相當(dāng)。
4 結(jié)束語
本設(shè)計采用全數(shù)字電路來實現(xiàn)Σ-△調(diào)制小數(shù)分頻器,不僅簡化了整個系統(tǒng),而且使頻率合成器的性能得到了提高。利用此方法很好地解決了頻率分辨率與相位檢波器工作頻率之間的矛盾,使環(huán)路工作頻率有了很好的改善,同時大大提高了噪聲性能。與傳統(tǒng)的小數(shù)分頻合成器比較,在體積、成本和復(fù)雜程度等各方面都有明顯的優(yōu)點。
參考文獻(xiàn)
2 J.C.Candy and O.J.Benjamin.The Structure ofQu-antization Noise from Sigma-Delta Modulation.IEEETrans.Commun.,vol.COM-29,pp.1316-1323,Sept.1981
評論