學過模擬電路，但都忘得差不多了。重新學習MOS管相關知識，大多數(shù)是整理得來并非原創(chuàng)。如有錯誤還請多多指點！

先上一張圖

一句話MOS管工作原理

NMOS的特性，Vgs大于一定的值就會導通，適合用于源極接地時的情況（低端驅動），只要柵極電壓達到一定電壓（如4V或10V， 其他電壓，看手冊）就可以了。

PMOS的特性，Vgs小于一定的值就會導通，適合用于源極接VCC時的情況（高端驅動）。但是，雖然PMOS可以很方便地用作高端驅動，但由于導通電阻大，價格貴，替換種類少等原因，在高端驅動中，通常還是使用NMOS。

在使用MOS管設計開關電源或者馬達驅動電路的時候，大部分人都會考慮MOS的導通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但并不是優(yōu)秀的，作為正式的產品設計也是不允許的。

1，MOS管種類和結構

MOSFET管是FET的一種（另一種是JFET），可以被制造成增強型或耗盡型，P溝道或N溝道共4種類型，但實際應用的只有增強型的N溝道MOS管和增強型的P溝道MOS管，所以通常提到NMOS，或者PMOS指的就是這兩種。

至于為什么不使用耗盡型的MOS管，不建議刨根問底。

對于這兩種增強型MOS管，比較常用的是NMOS。原因是導通電阻小，且容易制造。所以開關電源和馬達驅動的應用中，一般都用NMOS。下面的介紹中，也多以NMOS為主。

MOS管的三個管腳之間有寄生電容存在，這不是我們需要的，而是由于制造工藝限制產生的。寄生電容的存在使得在設計或選擇驅動電路的時候要麻煩一些，但沒有辦法避免，后邊再詳細介紹。

在MOS管原理圖上可以看到，漏極和源極之間有一個寄生二極管。這個叫體二極管，在驅動感性負載（如馬達、繼電器），這個二極管很重要，用于保護回路。順便說一句，體二極管只在單個的MOS管中存在，在集成電路芯片內部通常是沒有的。

MOS管的正確用法

1 三極管和MOS管的基本特性

三極管是電流控制電流器件，用基極電流的變化控制集電極電流的變化。有NPN型三極管和PNP型三極管兩種，符號如下：

MOS管是電壓控制電流器件，用柵極電壓的變化控制漏極電流的變化。有P溝道MOS管（簡稱PMOS）和N溝道MOS管（簡稱NMOS），符號如下（此處只討論常用的增強型MOS管）：

2 三極管和MOS管的正確應用

（1）NPN型三極管，適合射極接GND集電極接負載到VCC的情況。只要基極電壓高于射極電壓（此處為GND）0.7V，即發(fā)射結正偏（VBE為正），NPN型三極管即可開始導通。

基極用高電平驅動NPN型三極管導通（低電平時不導通）；基極除限流電阻外，更優(yōu)的設計是，接下拉電阻10-20k到GND；優(yōu)點是，①使基極控制電平由高變低時，基極能夠更快被拉低，NPN型三極管能夠更快更可靠地截止；②系統(tǒng)剛上電時，基極是確定的低電平。

（2）PNP型三極管，適合射極接VCC集電極接負載到GND的情況。只要基極電壓低于射極電壓（此處為VCC）0.7V，即發(fā)射結反偏（VBE為負），PNP型三極管即可開始導通。

基極用低電平驅動PNP型三極管導通（高電平時不導通）；基極除限流電阻外，更優(yōu)的設計是，接上拉電阻10-20k到VCC；優(yōu)點是，①使基極控制電平由低變高時，基極能夠更快被拉高，PNP型三極管能夠更快更可靠地截止；②系統(tǒng)剛上電時，基極是確定的高電平。

所以，如上所述

對NPN三極管來說，最優(yōu)的設計是，負載R12接在集電極和VCC之間。不夠周到的設計是，負載R12接在射極和GND之間。

對PNP三極管來說，最優(yōu)的設計是，負載R14接在集電極和GND之間。不夠周到的設計是，負載R14接在集電極和VCC之間。

這樣，就可以避免負載的變化被耦合到控制端。從電流的方向可以明顯看出。

（3）PMOS，適合源極接VCC漏極接負載到GND的情況。只要柵極電壓低于源極電壓（此處為VCC）超過Vth（即Vgs超過-Vth），PMOS即可開始導通。

柵極用低電平驅動PMOS導通（高電平時不導通）；柵極除限流電阻外，更優(yōu)的設計是，接上拉電阻10-20k到VCC，使柵極控制電平由低變高時，柵極能夠更快被拉高，PMOS能夠更快更可靠地截止。

（4）NMOS，適合源極接GND漏極接負載到VCC的情況。只要柵極電壓高于源極電壓（此處為GND）超過Vth（即Vgs超過Vth），NMOS即可開始導通。

柵極用高電平驅動NMOS導通（低電平時不導通）；柵極除限流電阻外，更優(yōu)的設計是，接下拉電阻10-20k到GND，使柵極控制電平由高變低時，柵極能夠更快被拉低，NMOS能夠更快更可靠地截止。

所以，如上所述

對PMOS來說，最優(yōu)的設計是，負載R16接在漏極和GND之間。不夠周到的設計是，負載R16接在源極和VCC之間。

對NMOS來說，最優(yōu)的設計是，負載R18接在漏極和VCC之間。不夠周到的設計是，負載R18接在源極和GND之間。

3 設計原則

為避免負載的變化被耦合到控制端（基極Ib或柵極Vgs）的精密邏輯器件（如MCU）中，負載應接在集電極或漏極。