所有的調試例外都有相同的基本流程：

　?、貲EPC保存了中斷返回后重新開始執(zhí)行的指令PC值，設置DEBUG寄存器中的DBD位(表示DEBUG中斷是否發(fā)生在分支延遲槽中)。如果不在延遲槽中，DEPC保存的就是當前的PC值;如果在延遲槽中，DEPC保存的就是那條跳轉指令的PC值。

　　②根據(jù)調試例外更新Debug寄存器中的內(nèi)容DSS，DBp，DDBL，DDBS，DIB，DINT位)。

　　③DEBUG寄存器中的DExcCode域變?yōu)榉嵌x的。

　?、蹹EBUG寄存器中的Halt和Doze位更新。

　?、菰谡{試處理開始時設置IEXI位來確定是否精確中斷。

　　⑥DEBUG寄存器中的DM位設置為1。

　　⑦處理器開始從調試例外向量取指令進行例外處理。

　　處理過程用程序描述如下：

?

　　2 龍芯一號處理器IP核簡介

　　龍芯一號處理器IP核是北京神州龍芯集成電路設計有限公司與中國科學院計算技術研究所共同研制的，兼顧通用及嵌入式CPU特點的32位處理器內(nèi)核。龍芯一號處理器IP核具有可配置特性，用戶可以根據(jù)自己的需求進行選擇配置，從而定制出最適合用戶應用的處理器結構。圖2顯示了龍芯一號IP核的可配置結構，其中虛線部分表示用戶可根據(jù)自己的需求進行選擇配置，從而定制出最適合用戶應用的處理器結構。

?

　　GS32S是龍芯一號處理器系列中的一款，采用RISC架構，可運行MIPS III指令集，有7級流水線，具有32位整數(shù)單元，典型工作頻率為200～266 MHz，典型功耗為0.5W。GS32S不含浮點部件(FPU)、媒體部件(MMX)，以及哈佛結構SRAM接口。固定內(nèi)核、EJTAG、TLB、Cache、AMBA接口和協(xié)處理器接口為固定配置。圖2中的陰影部分為GS32S處理器的配置模塊。

　　3 GS32S處理器EJTAG調試的實現(xiàn)

　　3.1 TAP處理器的訪問

　　GS32S CPU從EJTAG Probe取指執(zhí)行，或向EJTAGProbe訪問數(shù)據(jù)(Load/Store)，實現(xiàn)處理器進入調試模式后的調試例外執(zhí)行，整個處理過程需要調試軟件通過Probe監(jiān)測進行。在這種情況下，EJTAG的TAP就相當于一個從設備，TAP模塊接收處理器內(nèi)部對dmseg段進行的取指、Load/ GS32 CPU處于調試模式時，如果ProbEn有效，則對0xFF200000～0xFF2FFFFF的訪問轉向dmseg段;如果ProbTrap有效，則發(fā)生調試例外的處理器轉向0xFF200200取指。TAP處理器訪問流程如圖3所示。

　　發(fā)生調試例外時，如果DCR中的ProbTrap位是1，則GS32S CPU跳轉到0xFF20 0200取指執(zhí)行的過程如下：

　?、偬幚砥靼裀C值(如0xFF200200)送到TAP模塊中的Address寄存器中。

　　②處理器寫TAP模塊中的ECR寄存器，設置PrAcc=1，PRnW=0，Psz[1：0]=2。

　　③處理器不停地測試PrAcc位，為1處于等待狀態(tài)。

　?、蹺JTAGProbe選擇ECR寄存器，串行移出其內(nèi)容，看PrAcc 位是否為1。為1表示處理器等待通過TAP輸入要執(zhí)行的指令，同時也表示地址寄存器的值是有效的。

　?、軪JTAG Probe判斷ECR寄存器的PRnW位，0表示讀。

　　⑥EJTAGProbe選擇地址寄存器，并移出其內(nèi)容。

　?、逧JTAG Probe選擇數(shù)據(jù)寄存器，把對應于上一步地址的指令移入數(shù)據(jù)寄存器里。

　?、郋JTAG Probe選擇ECR寄存器，把PrAcc位置0，其他位保持不變，表示開始由處理器來執(zhí)行數(shù)據(jù)寄存器中的指令。

　?、崽幚砥鳒y試PrAcc值為0，把數(shù)據(jù)寄存器中的指令取走執(zhí)行。

　?、馓幚砥靼裀C值加4，發(fā)出讀下一條指令的命令，因為地址仍然在dmseg區(qū)域中，所以重復上面的過程，讀入下一條指令。

　　由于流水線的存在，發(fā)生在dmseg內(nèi)的Load/Store操作分2步進行。第1步，取指譯指;第2步，將指定地址的數(shù)據(jù)裝入寄存器/將寄存器的數(shù)據(jù)裝入指定地址。在指令執(zhí)行過程中這2步之間會有間隙，為了獲得正確的執(zhí)行結果，需要檢測Address寄存器里的內(nèi)容是否為操作數(shù)地址。若不是則插入nop指令，繼續(xù)檢測Address寄存器里的內(nèi)容。