目前，片上系統(tǒng)（SOC）芯片已經在無線通信、工業(yè)控制、視頻監(jiān)控等領域得到了越來越廣泛的應用，SOC系統(tǒng)需要考慮接口驅動電路、動態(tài)電源管理和電源電路等問題，其中，良好的電源電路是成功實現(xiàn)系統(tǒng)功能的重要保障。本文就應用于視頻監(jiān)控的TMS320DM64xx系列SOC外部電源電路的設計進行了討論。

　　1 TMS3320DM64xx系列SOC對電源的要求

　　TMS3320DM64xx系列SOC是應用于數字視頻的片上處理平臺，具有DSP與ARM雙核結構，需要內核與I／0兩種電源，而內核電源又分為CVDD（1．2V）和CVDDDSP（1．2V），I／0電源分為DVDDl8（1．8V），DVDDR2（1．8V），DVDD33（3．3V）。由于通常TMS3320DM64xx用于嵌入式系統(tǒng)中，因而，電源電路設計不僅要考慮電壓的精度、穩(wěn)定度和外圍電路的復雜度等問題，還要考慮低功耗問題，另外根據設計工藝，為了保證芯片正常工作，在系統(tǒng)上電、關機及穩(wěn)壓操作時，對這幾種電源還有一定的排序要求，如果違反該要求，可能降低器件的性能或永久損壞器件。

　　圖1（a）、圖1（b）分別顯示的是內核電源之間以及內核電源與I／0電源之間的上電時序。內核電源的上電時序依賴復位時選擇的DSP啟動模式：如果DSP初始化模式被配置為自啟動模式，要求兩個內核電源同時上電；如果DSP被配置為主機啟動模式（即ARM啟動DSP），要求兩個內核電源分別上電，CVIDD優(yōu)先于CVDDDSP，而CVDDDSP必須在復位信號開啟（關閉）之前上電。如圖1（b）所示，I／O電源必須在CVDD電源上電后的100ns內上電，各個I／O電源的上電順序沒有要求。

　　根據TMS3320DM64xx SOC的數據手冊，內核電源的最大電流為767mA，而I／O電源的最大工作電流是102 mA，參考TI提供的相關方案分析得出，性能優(yōu)越的TPS543lx（x=0，l，2，3，4，5，6）系列DC／DC調節(jié)器符合系統(tǒng)設計要求，其中，TPS54310的輸出可調，而沒有內部補償功能；其它芯片的輸出不可調，而具有內部補償。盡管具有內部補償的芯片能夠節(jié)約電路板空間并減少芯片總量，但由于多種型號芯片共存會引起調試難度的增大，故采用具有可調輸出特性的TPS54310以降低系統(tǒng)調試難度。

　　2 TPS54310特性分析

　　TPS54310是一款開關電源調節(jié)器，其功能原理圖如圖2所示，能夠實現(xiàn)低電壓輸入和高電流輸出（輸入電壓范圍為3～6V，輸出電壓在0．9~3．3V之間可調，輸出電流為3A）；內部具有電壓誤差放大器，能夠提高瞬態(tài)響應條件下的工作性能；可以分別從內部或外部設置慢啟動方式；其良好的電源輸出特性可用于處理器／邏輯復位、故障信號檢測和連續(xù)電源。

?

通過配置相應管腳或對內部編程可以實現(xiàn)以下功能。

　　2．1 靈活控制器件的啟動／關斷特性

　　上電過程中，當輸入電壓不夠時，將內部電路置于靜止狀態(tài)，器件不工作；輸入電壓開始等于并超出正常的起始門限（2．95V）時，激活內部電路，控制器件開始工作。電壓穩(wěn)定后，當輸入電壓幅度再次降低到關閉門限（2．8V）時，器件停止工作。另外，由于內部比較器的滯后作用和2．5μs上升與下降沿抗尖峰電路的存在，降低了由于混入輸入電壓內的噪聲而引起器件瞬間關斷的可能性。

　　2．2 自定義啟動時間

　　通過在SS／ENA（慢啟動／芯片使能）管腳和AGND（模擬地）管腳之間加一個小電容（Css）能夠達到延長啟動時間的目的，延遲時間的計算公式為

　　2．3 設定轉換頻率

　　轉換頻率可以被設定為固定的350kHz或550kHz內部振蕩器頻率，也可以被設定為可調的280kHz～700kHz。振蕩頻率的設定由SYNC和RT管腳共同決定，當SYNC懸空或接地，而RT懸空時，轉換頻率為350kHz；當SYNC接入大于2．5V的電壓，而RT懸空時，轉換頻率為550kHz；當SYNC懸空，而RT與地之間接入68k到180k之間的電阻時，轉換頻率為可調的280kHz～700kHz。

　　2．4 過電流保護

　　判斷電流流向，當電流從VIN流向PH時，啟動高端場效應管和差分放大器，器件能夠感知流經高端場效應管和差分放大器的電流，并將之與過電流門限進行比較，限流操作在每開關周期內進行。當達到限流門限時，高端場效應管會在200ns時間內關斷，在吸收電流過量時，由熱關斷電路進行負載保護。

　　2．5 熱關斷

　　當溫度超出150℃時，使用熱關斷電路關閉內部場效應管的電源，當溫度低于熱關斷觸發(fā)點10℃時，器件停止關斷狀態(tài)，并在慢啟動電路的控制下重新開始工作。

　　3 基于TPS54310的SOC電源電路設計

　　參考SWIFT De signer軟件，設計了基于TPS54310的TMS3320DM64xX SOC的三種電源電路，以3．3V I/O電源電路為例（參見圖3），其主要步驟如下。

　　3．1 選擇轉換頻率

　　由前節(jié)的特性分析可知，轉換頻率分為固定和可調兩種。由于SYNC設置的固定頻率誤差為±20％，不符合SOC系統(tǒng)的高精度要求，因而選用頻率可調的方式。

　　3．2 選擇輸入電容

　　TPS54310的輸入端需要一個去耦電容（圖3中的C9）和一個大電容（圖3中的C1）。去耦電容用于降低器件輸入端的高頻噪聲，選擇陶瓷電容并盡量使之與芯片靠近放置以保證完全起作用；大電容用于降低輸入總線的電壓波動，如果選擇的去耦電容足夠大（10μF以上），能夠進行足夠的濾波，則大電容可以省略。決定是否需要大電容的因素有：

　　（1）系統(tǒng)輸入電源允許的最大波動值（Vrip），為保證正常工作，Vrip卻應該低于300mVpp，根據式（3）有

　　式中：Vin為沒有大電容時的實際最大的峰峰波動電壓值；

　　IOUT（MAX）為最大的直流負載電流；

　　fsw為選擇的轉換頻率，如果Vin值大于Vrip的值，則需要大電容。

　?。?）如果加了一個大電容，該電容能夠降低在高端場效應管啟動時間內產生的電流脈沖所帶來的輸入電壓的變化，而流經大電容的匹配電阻（ESR）的電壓也會帶來波動，因而要求使用大電容和小匹配電阻。

　　3．3 選擇輸出濾波器組件

　　輸出濾波器組件包括輸出電感（圖3中的L1）和輸出電容（圖3中的C2）。選擇輸出電容需要考慮三個因素：直流額定電壓、額定的波動電流和最大的輸出波動電壓，其直流額定電壓至少大于輸出電壓的10％。

　　3．4 選擇補償組件

　　如圖3所示，C7、R3、C6和R5、R1、C8共同構成電路補償回路網絡。當設計補償時，需要考慮很多因素，首先，根據式（4）檢測補償的誤差放大器允許的最大帶寬，設計時應該使實際的帶寬小于FRW。

　　然后，根據式（5）計算所需的的回路交叉頻率FCO，F(xiàn)BW的值由式（4）得出。

　　式中：FCO為所需的回路交叉頻率；

　　LOUT為選擇的輸出電感。

　　最后計算R2，C7、R3、C6和R5、R1、C8的值。首先選擇R1和R2的值，這兩個電阻值決定了輸出電壓的值，因而必須是0．1％精度電阻。R1的范圍在10kΩ到50kΩ之間，然后根據式（6）計算出指定輸出的電壓值，再確定R2的值。然后利用式（

　　關鍵字：TPS54310 SOC 電源電路設計

　　7）一式（11）選擇C7、R3、C6和R5、C8的值。

　　3．5 選擇慢啟動時間

　　由式（1）可知，在SS／ENA管腳上連接的電容使啟動延遲了16ms。

　　如圖3所示，Vin為輸入端，Vo為輸出端；R2用于決定輸出電壓的值；100μF的C1和47μF的C9共同構成了輸入信號的去耦合器；C7、R3、C6和R5、R1、C8共同構成電路補償回路網絡；L1和C2作為輸出信號的濾波器；RT引腳接了一個178kΩ的電阻而SYNC懸空，即內部的轉換頻率在280kHz到700kHz之間可調，由式（2）可得，

　　另外，在實際設計中，為了保證輸入信號的噪聲盡可能小，還應該在電源與輸入引腳之間連接一個LC濾波器。

　　對芯片的輸出特性進行了軟件仿真分析，如圖4所示，當設定輸入電壓為5V，輸出電壓為3．3V，轉換頻率為280kHz時，其實際輸出電壓在3．191V到3．358V之間，最大誤差為3．3％，具有較高的精度和穩(wěn)定度；輸出電流為3A，具有較強的驅動能力；實際的轉換頻率在252kHz到300kHz之間，滿足系統(tǒng)對電源響應速度的要求；功耗與效率相關，效率越高，在負載功耗一定的情況下，系統(tǒng)總功耗就越低，芯片的最低效率達到91％，完全滿足系統(tǒng)的低功耗要求。由上述分析可知，該電路工作性能良好。

　　1．2V電源電路和1．8VI／O電路的產生方法與上述方法相同。通過核電源與I／O電源產生電路之間加入延遲電路來保證上電時序的正確性。圖5顯示的就是以TPS54310為基本核心的多組電路TMS320DM64xx電源的原理圖。

　　4 結語

　　以高性能DC／DC調節(jié)器TPS54310為核心設計的TMS320DM64xx SOC電源電路，能夠提供穩(wěn)定精準的核電壓和I／O電壓，外部附加簡單的延時電路可以保證正確的上電時序，能夠為SOC系統(tǒng)建立可靠的電源電路，正確實現(xiàn)SOC系統(tǒng)的功能。