1.引言
本文針對(duì)紅外圖像處理系統(tǒng)的實(shí)時(shí)性要求,提出了基于DSP+FPGA+ASIC的圖像處理架構(gòu)。
隨著紅外焦
2010-07-22 15:18:50
796 實(shí)時(shí)語(yǔ)音識(shí)別系統(tǒng)中,由于語(yǔ)音的數(shù)據(jù)量大,運(yùn)算復(fù)雜,對(duì)處理器性能提出了很高的要求,適于采用高速DSP實(shí)現(xiàn)。雖然DSP提供了高速和靈活的硬件設(shè)計(jì),但是在實(shí)時(shí)處理系統(tǒng)中,還需結(jié)
2011-10-03 11:10:53
1895 
ARM和DSP作為嵌入式技術(shù)應(yīng)用在地震信號(hào)處理系統(tǒng)中,能很好地滿足地震加速度計(jì)對(duì)實(shí)時(shí)性、高精度以及網(wǎng)絡(luò)化的要求,因此,利用光線傳感基于ARM 和DSP雙核微處理器的嵌入式系統(tǒng)設(shè)計(jì)方案,一方面發(fā)揮
2019-01-10 08:44:00
3988 
DSP處理器,甚至不計(jì)成本。而在工業(yè)和消費(fèi)領(lǐng)域中,為了保持最終產(chǎn)品在市場(chǎng)上的競(jìng)爭(zhēng)力,往往要尋找性能價(jià)格比最好的產(chǎn)品。6. 可靠性要求。DSP處理系統(tǒng)所有器件的選擇,必須考慮產(chǎn)品的最后應(yīng)用場(chǎng)合,原則上星載系統(tǒng)采用宇航級(jí),軍事應(yīng)用采用軍品,筽arty『涎∮霉ひ導(dǎo)鍍骷
2011-07-16 14:27:02
什么是DSP圖像處理系統(tǒng)?DSP圖像處理系統(tǒng)中信號(hào)完整性的問(wèn)題是什么?有哪些解決方案?
2021-06-01 06:40:35
為解決高速數(shù)字圖像處理系統(tǒng)和實(shí)時(shí)性相沖突的要求,設(shè)計(jì)了以多DSP(數(shù)字信號(hào)處理器TMS320C6416)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)。重點(diǎn)介紹了該系統(tǒng)的硬件資源選擇、基本組
2021-04-28 06:14:48
,傳統(tǒng)的單一DSP的架構(gòu)已經(jīng)不能完全滿足人們的需求。實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)的出現(xiàn)勢(shì)在必行,那大家知道其有什么特點(diǎn)嗎?
2019-07-31 07:53:20
來(lái)說(shuō),濾除噪聲、擴(kuò)展對(duì)比度、銳化以及色彩增強(qiáng)等處理能顯著提升視覺(jué)效果。這里設(shè)計(jì)一個(gè)基于FPGA的實(shí)時(shí)視頻圖像處理系統(tǒng),包含增強(qiáng)對(duì)比度擴(kuò)展和色飽和度兩種處理方法,相比于DSP和ASIC方案來(lái)說(shuō),F(xiàn)PGA在性能和靈活性方面具有絕對(duì)優(yōu)勢(shì),應(yīng)用FPGA設(shè)計(jì)視頻通信系統(tǒng)更普遍。
2019-08-22 08:22:29
工作模式。因此有必要發(fā)展一種可重構(gòu)和可擴(kuò)展的通用信號(hào)處理系統(tǒng),能將信號(hào)處理機(jī)多功能化、模塊化、標(biāo)準(zhǔn)化和通用化。將嵌入式操作系統(tǒng)與高速實(shí)時(shí)信號(hào)處理機(jī)結(jié)合,可以很好地實(shí)現(xiàn)這些要求。在雷達(dá)火控系統(tǒng)中,信號(hào)處理不僅
2015-09-10 11:13:54
接下來(lái),我會(huì)開(kāi)一系列學(xué)習(xí)使用MATLAB來(lái)設(shè)計(jì)FPGA為DSP的過(guò)程實(shí)時(shí)信號(hào)處理系統(tǒng)要求必須具有處理大數(shù)據(jù)量的能力,以保證系統(tǒng)的實(shí)時(shí)性;其次對(duì)系統(tǒng)的體積、功耗、穩(wěn)定性等也有較嚴(yán)格的要求。實(shí)時(shí)信號(hào)處理
2015-06-01 11:47:36
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案,實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程。實(shí)時(shí)視頻圖像處理中,低層的預(yù)處理算法處理的數(shù)據(jù)量大,對(duì)處理速度要求高,但算法相對(duì)比較簡(jiǎn)單,適合于用
2019-07-01 07:38:06
和科研單位尚未見(jiàn)有自主知識(shí)產(chǎn)權(quán)的研究成果或產(chǎn)品出現(xiàn),本文討論了以DSP為核心構(gòu)建數(shù)字音頻處理系統(tǒng)時(shí)需注意的幾個(gè)問(wèn)題,分析自行研制的以DSP56364為核心的吉他音效處理系統(tǒng).
2011-03-06 22:28:27
在現(xiàn)代戰(zhàn)爭(zhēng)模式中,導(dǎo)彈定向爆破能大幅提高作用于目標(biāo)方向的殺傷能量,使導(dǎo)彈獲得更大的命中和毀傷概率、作戰(zhàn)能力。引信作為導(dǎo)彈的重要組成部件,具有方位識(shí)別能力是實(shí)現(xiàn)導(dǎo)彈定向爆破的前提條件。信號(hào)處理系統(tǒng)作為
2020-04-20 07:24:20
探測(cè)系統(tǒng)對(duì)輸入的空間瞬態(tài)光輻射信號(hào)進(jìn)行實(shí)時(shí)識(shí)別處理,反演估算出空間瞬態(tài)信號(hào)能量大小并報(bào)告發(fā)生時(shí)刻。采用DSP+CPLD的數(shù)字處理方案,利用 dsp的高速數(shù)字信號(hào)處理特性及cold的復(fù)雜邏輯可編程特性
2019-06-25 06:26:46
處理數(shù)字信號(hào)不僅造成處理速度慢,影響PC機(jī)對(duì)數(shù)據(jù)的管理,還會(huì)影響信號(hào)處理系統(tǒng)的實(shí)時(shí)性。因此,提出一種方案把數(shù)字信號(hào)處理部分從PC機(jī)軟件中分離出來(lái)交給DSP處理,DSP處理完畢后再把數(shù)據(jù)交還PC機(jī)進(jìn)行
2018-12-17 11:29:06
基于DSP的圖像處理系統(tǒng)的應(yīng)用研究摘要 本文介紹了一種基于FPGA+DSP結(jié)構(gòu)的具有通用性、可擴(kuò)充性的高速數(shù)字圖像處理系統(tǒng)硬件平臺(tái)。重點(diǎn)介紹了以高速數(shù)字信號(hào)處理器TMS320DM642
2012-12-19 11:05:08
基于DSP的通用語(yǔ)音信號(hào)處理系統(tǒng)的設(shè)計(jì)
2020-05-28 09:15:53
基于C55x DSP核芯片實(shí)現(xiàn)基帶信號(hào)處理系統(tǒng)的設(shè)計(jì)
2020-12-21 06:19:01
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案,實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程?! ?b class="flag-6" style="color: red">實(shí)時(shí)視頻圖像處理中,低層的預(yù)處理算法處理的數(shù)據(jù)量大,對(duì)處理速度要求高,但算法相對(duì)比較簡(jiǎn)單,適合于
2019-06-28 08:10:26
數(shù)據(jù)量特別大、運(yùn)算復(fù)雜,單純依靠通用PC很難達(dá)到實(shí)時(shí)性要求,不能滿足現(xiàn)行高速三維圖像處理應(yīng)用。 本系統(tǒng)中,采用FPGA實(shí)現(xiàn)底層的信號(hào)預(yù)處理算法,其處理數(shù)據(jù)量很大,處理速度高,但算法結(jié)構(gòu)相對(duì)
2019-06-24 06:11:03
圖像數(shù)據(jù)處理的工作原理是什么?基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)?
2021-06-02 06:54:28
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案,實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程?! ?b class="flag-6" style="color: red">實(shí)時(shí)視頻圖像處理中,低層的預(yù)處理算法處理的數(shù)據(jù)量大,對(duì)處理速度要求高,但算法相對(duì)比較簡(jiǎn)單,適合于
2019-06-19 06:12:05
基于FPGA和DSP的光纖傳感信號(hào)實(shí)時(shí)處理系統(tǒng)。2. 系統(tǒng)組成與硬件流程圖圖1 系統(tǒng)結(jié)構(gòu)框圖2.1 A/D前端處理電路及A/D采樣模塊探測(cè)器對(duì)光纖輸入的光脈沖序列進(jìn)行光電轉(zhuǎn)換,通過(guò)濾波器實(shí)現(xiàn)波分解復(fù)用,再對(duì)信號(hào)
2021-07-05 11:23:33
FIFO,最后由FPGA和PCI9656聯(lián)合將數(shù)據(jù)傳輸?shù)紺PCI總線,完成串行信號(hào)的處理。6 結(jié)語(yǔ)本文介紹了一種基于PFGA的多DSP并行處理系統(tǒng)的設(shè)計(jì),重點(diǎn)對(duì)DSP并行結(jié)構(gòu)設(shè)計(jì)進(jìn)行了分析,并介紹了
2019-05-21 05:00:19
基于fpga的實(shí)時(shí)視頻處理系統(tǒng)難點(diǎn)在哪,解決方案,誰(shuí)能幫下忙
2014-04-08 19:03:45
隨著紅外探測(cè)技術(shù)迅猛的發(fā)展,當(dāng)今紅外實(shí)時(shí)圖像處理系統(tǒng)所要處理的數(shù)據(jù)量越來(lái)越大,速度要求也越來(lái)越快,利用目前主流的單DSP+ FPGA硬件架構(gòu)進(jìn)行較為復(fù)雜的圖像處理算法運(yùn)算時(shí),有時(shí)就顯得有些捉襟見(jiàn)肘了
2019-11-08 06:31:26
本文設(shè)計(jì)了一套基于DSP的陣列聲波信號(hào)采集與處理系統(tǒng),此系統(tǒng)將作為正在研制的陣列聲波測(cè)井儀中的一部分,應(yīng)用于油田勘探中。
2021-05-31 06:26:35
隨著紅外探測(cè)技術(shù)迅猛的發(fā)展,當(dāng)今紅外實(shí)時(shí)圖像處理系統(tǒng)所要處理的數(shù)據(jù)量越來(lái)越大,速度要求也越來(lái)越快,利用目前主流的單DSP+ FPGA硬件架構(gòu)進(jìn)行較為復(fù)雜的圖像處理算法運(yùn)算時(shí),有時(shí)就顯得有些捉襟見(jiàn)肘了
2019-08-23 08:29:27
怎樣去設(shè)計(jì)音/視頻實(shí)時(shí)處理系統(tǒng)的硬件部分?怎樣去設(shè)計(jì)音/視頻實(shí)時(shí)處理系統(tǒng)的軟件部分?
2021-06-02 07:22:23
基于VxWorks的多DSP并行處理系統(tǒng)的實(shí)現(xiàn)
2009-03-29 12:31:18
17 介紹一種基于DSP和以太網(wǎng)的數(shù)據(jù)采集處理系統(tǒng)。論述數(shù)據(jù)采集處理系統(tǒng)中的以太網(wǎng)應(yīng)用,分析系統(tǒng)的硬件設(shè)計(jì)方案,提出基于實(shí)時(shí)操作系統(tǒng)DSP/BIOS 進(jìn)行軟件設(shè)計(jì)的思路和實(shí)現(xiàn)方法。
2009-04-16 09:56:45
24 以TMS320系列DSP為例,討論了DSP的CPU結(jié)構(gòu)及硬件重復(fù)操作機(jī)制的特征,并針對(duì)典型數(shù)字信號(hào)處理算法的特點(diǎn),分析了DSP在實(shí)時(shí)信號(hào)處理中的實(shí)用價(jià)值。
2009-05-09 13:17:34
21 應(yīng)用兩片TI公司的數(shù)字信號(hào)處理器TMS320C6416為核心,以可編程邏輯陣列CPLD進(jìn)行邏輯控制,采用2片現(xiàn)場(chǎng)可編程門(mén)陣列FPGA分別作為圖像預(yù)處理和2片DSP之間的通信,實(shí)現(xiàn)了實(shí)時(shí)的基于
2009-05-09 14:41:20
21 介紹一種基于DSP和以太網(wǎng)的數(shù)據(jù)采集處理系統(tǒng)。論述數(shù)據(jù)采集處理系統(tǒng)中的以太網(wǎng)應(yīng)用,分析系統(tǒng)的硬件設(shè)計(jì)方案,提出基于實(shí)時(shí)操作系統(tǒng)DSP/BIOS 進(jìn)行軟件設(shè)計(jì)的思路和實(shí)現(xiàn)方法。
2009-05-15 14:19:19
23 為了對(duì)給定的標(biāo)記圖像進(jìn)行識(shí)別定位,該文討論了一種基于嵌入式操作系統(tǒng)VxWorks 的實(shí)時(shí)圖像采集及處理系統(tǒng),給出了該系統(tǒng)的主要架構(gòu)和系統(tǒng)采用的圖像處理算法,并對(duì)上位機(jī)和下
2009-06-11 10:27:27
23 設(shè)計(jì)了一種基于FPGA 和DSP 的光纖信號(hào)實(shí)時(shí)處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實(shí)現(xiàn)數(shù)據(jù)的高速采集和邏輯控制,用DSP 實(shí)現(xiàn)傳感信號(hào)的全數(shù)字解調(diào),分析了載
2009-06-19 11:17:43
24 介紹了一種用于磁懸浮軸承實(shí)時(shí)控制的數(shù)據(jù)采集與處理系統(tǒng), 該系統(tǒng)采用數(shù)字信號(hào)處理器(DSP) 作為主控單元, 可對(duì)五路傳感器信號(hào)實(shí)現(xiàn)高速采集, 所采用的A öD 轉(zhuǎn)換器集成在DSP 內(nèi)部
2009-07-03 09:06:31
11 本文主要給出了一種實(shí)時(shí)的交通信息采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案。著重討論了PCI9054的結(jié)構(gòu)和特點(diǎn),PCI與DSP的接口,WDM驅(qū)動(dòng)程序的設(shè)計(jì)以及信號(hào)處理在DSP中的實(shí)現(xiàn)等問(wèn)題。關(guān)鍵
2009-08-07 15:04:53
13 以DSP TMS320C6416 為核心處理器, 設(shè)計(jì)了一種通用的MPEG-4實(shí)時(shí)圖象處理系統(tǒng)。文中對(duì)系統(tǒng)的硬件系統(tǒng)及軟件設(shè)計(jì)進(jìn)行了詳細(xì)的介紹。其中視頻采集、運(yùn)動(dòng)估計(jì)算法和軟件的優(yōu)化是保證本
2009-08-21 11:07:29
15 本文介紹了腦電信號(hào)處理的兩種基本方法及其優(yōu)缺點(diǎn), 分析了DSP 尤其是TMS320LF2407 的主要特點(diǎn),闡述了基于TMS320LF2407DSP 的16 通道腦電信號(hào)處理系統(tǒng)的硬件和軟件的實(shí)現(xiàn)方法。
2009-08-31 08:32:11
43 簡(jiǎn)要分析了DSP+FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性,并且結(jié)合一個(gè)實(shí)時(shí)信號(hào)處理板的開(kāi)發(fā),提出在此類(lèi)系統(tǒng)中,F(xiàn)PGA設(shè)計(jì)的幾個(gè)關(guān)鍵問(wèn)題,并且給出了詳實(shí)的分析和解決方案。
2009-09-02 17:44:44
24 針對(duì)傳統(tǒng)儀器功能單一、只能連接有限的獨(dú)立設(shè)備以及價(jià)格昂貴等不足,以Lab VIEW為開(kāi)發(fā)工具,采用虛擬儀器技術(shù)及信號(hào)處理技術(shù)等,開(kāi)發(fā)多功能信號(hào)分析與處理系統(tǒng)。該系統(tǒng)主
2009-09-24 15:46:36
55 為了在完成實(shí)時(shí)數(shù)據(jù)采集處理的同時(shí)還能進(jìn)行各種控制,設(shè)計(jì)了一種基于DSP 和MCU 的雙CPU 數(shù)據(jù)采集處理系統(tǒng)。闡述了該系統(tǒng)中高速A/D 轉(zhuǎn)換器與DSP 接口、FLASH 自舉引導(dǎo)加載以及單
2009-10-06 10:06:01
20 本文研究了基于DSP 的語(yǔ)音信號(hào)處理系統(tǒng),分析了TI 公司的信號(hào)處理器TMS320VC5402 與音頻模擬芯片TLC320AC01(以下簡(jiǎn)稱(chēng)AC01)的結(jié)構(gòu)特點(diǎn),描述了兩者之間的多通道緩沖串口的硬件
2009-12-14 11:17:13
73 基于DSP和DSP/BIOS的實(shí)時(shí)雷達(dá)信號(hào)采集與處理系統(tǒng):介紹了一種在實(shí)時(shí)操作系統(tǒng)DSP和DSP/BIOS 平臺(tái)下的雷達(dá)信號(hào)實(shí)時(shí)采集" 處理與傳輸系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)! 利用Tms320c6416DSP強(qiáng)大的數(shù)據(jù)處理
2010-01-16 16:59:46
25 提出了基于定點(diǎn)DSP 的人工混響算法實(shí)時(shí)處理系統(tǒng)。討論了DSP芯片TMS320VC5509與音頻編解碼芯片TLV320AIC23的硬件接口和軟件設(shè)計(jì),并在此基礎(chǔ)上論述人工混響算法實(shí)時(shí)播放的設(shè)計(jì)方法和
2010-07-27 16:22:42
42
為解決戰(zhàn)場(chǎng)目標(biāo)識(shí)別系統(tǒng)識(shí)別精度不高的問(wèn)題,提出一種基于震動(dòng)信號(hào)實(shí)時(shí)分析的DSP系統(tǒng),用于輔助戰(zhàn)場(chǎng)目標(biāo)識(shí)別。該系統(tǒng)采用TI公司的TMS320F2812型高速數(shù)字信號(hào)處理器
2010-12-27 15:38:56
27 基于DSP的圖象采集與處理系統(tǒng)的設(shè)計(jì)
圖像處理系統(tǒng)的一個(gè)關(guān)鍵問(wèn)題就是數(shù)據(jù)量龐大,數(shù)據(jù)處理相關(guān)性高,實(shí)時(shí)實(shí)現(xiàn)比較困難。即使采用高速單片機(jī)也無(wú)法
2009-04-22 20:01:19
820 
摘要:簡(jiǎn)要敘述了常用的信號(hào)處理系統(tǒng)的類(lèi)型與處理機(jī)結(jié)構(gòu),介紹了正逐步得到廣泛應(yīng)用的DSP+FPGA處理機(jī)結(jié)構(gòu),在此基礎(chǔ)上提出了一種實(shí)時(shí)信號(hào)處理的線性流水陣列,
2009-06-20 14:26:40
812 
基于DSP的實(shí)時(shí)圖像處理系統(tǒng)
引言
本文設(shè)計(jì)了基于TMS320C6000系列DSP的MPEG-4編碼器。將攝像頭獲取的圖像以MPEG-4標(biāo)準(zhǔn)進(jìn)行實(shí)時(shí)壓縮并通過(guò)VGA實(shí)時(shí)顯示,
2009-11-23 17:26:40
4938 
基于DSP TMS320C6416的實(shí)時(shí)圖像處理系統(tǒng)
本文設(shè)計(jì)了基于TMS320C6000系列DSP的MPEG-4編碼器。將攝像頭獲取的圖像以MPEG-4標(biāo)準(zhǔn)進(jìn)行實(shí)時(shí)壓縮并通過(guò)VGA實(shí)時(shí)顯示,
2009-11-25 10:00:35
2563 
基于雙DSP的實(shí)時(shí)圖像處理系統(tǒng)
介紹了基于雙DSP的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)通過(guò)兩片TMS320C6201作為系統(tǒng)計(jì)算中心,通過(guò)可重構(gòu)成的FPGA計(jì)算系統(tǒng)獲得系
2009-12-08 14:25:35
1009 
DSP完成的實(shí)時(shí)信號(hào)模擬器
前言
在通信、雷達(dá)等數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)中,信號(hào)模擬器發(fā)揮著至關(guān)重要的作用。模擬器用來(lái)模擬實(shí)際工作過(guò)程中信
2010-01-07 10:33:01
1248 
基于DSP的最小圖像采集處理系統(tǒng)設(shè)計(jì)
采用TI公司的TMS320C6713,通過(guò)地址譯碼和總線隔離,直接將數(shù)字圖像傳感器芯片OV7620接入;利用EDMA獨(dú)立傳送的特點(diǎn),在不增加DSP軟
2010-01-12 10:44:03
1007 
基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理系統(tǒng)
1.引言
隨著紅外焦平面陣列技術(shù)的快速發(fā)展,紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化,在目標(biāo)跟蹤
2010-01-13 10:39:49
1115 
摘 要:以兩片由TI公司生產(chǎn)的數(shù)字信號(hào)處理器TMS320C6203B為核心,用可編程邏輯陣列CPLD進(jìn)行邏輯控制,采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA作圖像的預(yù)處理和進(jìn)行雙數(shù)字信號(hào)處理器(DSP)之間的通訊,實(shí)現(xiàn)了實(shí)時(shí)相關(guān)的圖像處理。此系統(tǒng)實(shí)時(shí)性好,可直接利用數(shù)字圖像的灰度特征,
2011-02-24 22:51:12
60 摘要:以開(kāi)發(fā)的實(shí)際系統(tǒng)為背景,論述了基于PCI總線和DSP的實(shí)時(shí)圖像采集與處理系統(tǒng)的硬件及軟件設(shè)計(jì)方案和實(shí)現(xiàn)方法。系統(tǒng)以數(shù)字CCD相機(jī)為圖像采集設(shè)備,利用PCI總線的高速數(shù)據(jù)傳輸能力和DSP強(qiáng)大的數(shù)據(jù)處理能力,實(shí)現(xiàn)了圖像的實(shí)時(shí)采集、處理和傳輸。 關(guān)鍵詞:C
2011-02-25 23:24:41
40 系統(tǒng)采用DSPVC5509作為核心處理器,充分利用了DSP片上資源,采用獨(dú)立于CPU的DMA實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集處理以及發(fā)送,降低了總線占用率。設(shè)計(jì)的可更新緩沖區(qū)不僅符合DMA傳輸要求而且避
2011-08-25 11:30:15
2293 
介紹了一種用于數(shù)字化雙功能多普勒超聲成像儀中以單片F(xiàn)PGA 實(shí)現(xiàn)的實(shí)時(shí)、多任務(wù)、高速信號(hào)處理系統(tǒng),該系統(tǒng)承擔(dān)著動(dòng)態(tài)濾波、多普勒解調(diào)、包絡(luò)檢波、FFT 變換、數(shù)據(jù)壓縮、數(shù)據(jù)選通等
2011-09-14 15:18:43
143 在以DSP為核心的視頻處理系統(tǒng)中,視頻采集的方法通??梢苑譃閮纱箢?lèi):自動(dòng)的視頻采集和基于DSP的視頻采集。前者通常采用CPLD/FPGA控制視頻解碼芯片,通過(guò)FIFO或者雙口RAM向DSP傳送數(shù)據(jù)
2011-09-14 17:05:31
2302 
在基于SoC(System on Chip)技術(shù)的實(shí)時(shí)信號(hào)處理系統(tǒng)中,設(shè)計(jì)了全新的具有容錯(cuò)糾錯(cuò)自適應(yīng)的二級(jí)冗余體系結(jié)構(gòu)的存儲(chǔ)系統(tǒng),對(duì)新系統(tǒng)的可靠性進(jìn)行了量化分析。在較小代價(jià)下,新系統(tǒng)的
2011-09-26 15:36:49
23 采用聲卡代替商用數(shù)據(jù)采集卡,利用Visual C++軟件編程技術(shù),設(shè)計(jì)了基于聲卡的雙通道實(shí)時(shí)信號(hào)采集處理系統(tǒng),該系統(tǒng)能夠?qū)崿F(xiàn)25 kHz范圍內(nèi)雙路信號(hào)的實(shí)時(shí)采集、實(shí)時(shí)分析,所采集數(shù)據(jù)的
2013-02-21 16:19:32
59 基于TMS320VC5409_DSP的音頻信號(hào)處理系統(tǒng).
2016-01-22 14:03:06
15 基于TMS320F2812的陀螺信號(hào)實(shí)時(shí)采集處理系統(tǒng)
2016-12-17 16:33:39
13 基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)
2017-01-03 11:41:35
9 語(yǔ)音采集、處理系統(tǒng)
2017-02-27 16:18:02
9 基于雙DSP和雙FPGA的高速圖像處理系統(tǒng)設(shè)計(jì)_吳雷
2017-03-16 09:28:51
2 基于DSP_FPGA的LFMCW雷達(dá)測(cè)距信號(hào)處理系統(tǒng)設(shè)計(jì)_陳林軍
2017-03-19 19:07:17
4 基于FPGA和DSP的高速圖像處理系統(tǒng)
2017-10-19 13:43:31
19 基于DSP的數(shù)字信號(hào)采集處理系統(tǒng)設(shè)計(jì)
2017-10-19 15:10:22
25 基于DSP和FPGA的模塊化實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)
2017-10-23 14:09:42
9 實(shí)時(shí)處理的專(zhuān)用處理器,是實(shí)現(xiàn)實(shí)時(shí)數(shù)字信號(hào)處理的有力工具。DSP目前廣泛應(yīng)用于模式識(shí)別,數(shù)字通信,信號(hào)處理,工業(yè)控制等領(lǐng)域。TI公司的TMS320C54X系列DSP有著以下的特點(diǎn):采用先進(jìn)的修正增強(qiáng)型哈佛結(jié)構(gòu),片內(nèi)共有8條總線(1條程序存儲(chǔ)器總線,3條數(shù)據(jù)存儲(chǔ)器總線和4條地址總線);高度并行
2017-10-24 16:57:52
0 所處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號(hào)處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像,F(xiàn)PGA將CMOS采集的Bayer格式的
2017-10-26 15:44:56
2 1 引言 采用DSP(數(shù)字信號(hào)處理器)作為控制器,而采用USB(通用串行總線)和上位機(jī)相連接將是數(shù)據(jù)采集處理系統(tǒng)的一種可能的發(fā)展趨勢(shì)。 1.1 數(shù)字信號(hào)處理器DSP DSP芯片,又稱(chēng)為數(shù)字信號(hào)處理
2017-10-30 10:29:40
0 典型的DSP(數(shù)字信號(hào)處理器)內(nèi)部采用改進(jìn)的哈佛結(jié)構(gòu)和流水線技術(shù),可以在單指令周期內(nèi)完成乘加運(yùn)算,具有較高的處理能力。一個(gè)典型的基于DSP的信號(hào)采集處理系統(tǒng),通常由DSP、A/D轉(zhuǎn)換器、存儲(chǔ)器和相應(yīng)
2017-11-03 15:37:23
1 設(shè)計(jì)了一套實(shí)時(shí)功率譜分析系統(tǒng),主要用于信號(hào)的實(shí)時(shí)功率譜分析。采用DSP 浮點(diǎn)芯片TMS32C6713 作為系統(tǒng)的主處理單元,負(fù)責(zé)進(jìn)行功率譜分析; FPGA 芯片Spartan xc2s200 為主
2017-11-17 11:42:58
1549 
為解決高速數(shù)字圖像處理系統(tǒng)和實(shí)時(shí)性相沖突的要求,設(shè)計(jì)了以多DSP(數(shù)字信號(hào)處理器TMS320C6416)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)。重點(diǎn)介紹了該系統(tǒng)的硬件資源選擇、基本組
2017-11-18 12:34:02
4034 
引言 ARM和DSP作為嵌入式技術(shù)應(yīng)用在地震信號(hào)處理系統(tǒng)中,能很好地滿足地震加速度計(jì)對(duì)實(shí)時(shí)性、高精度以及網(wǎng)絡(luò)化的要求,因此,利用光線傳感基于ARM 和DSP雙核微處理器的嵌入式系統(tǒng)設(shè)計(jì)方案,一方面
2017-12-01 12:29:02
489 
本系統(tǒng)以FPGA作為高性能實(shí)時(shí)信號(hào)處理系統(tǒng)的數(shù)據(jù)采集和控制中心,2片DSP為數(shù)據(jù)處理中心,主要包括4個(gè)功能模塊——數(shù)據(jù)采集模塊、FPGA數(shù)據(jù)控制模塊、DSP處理模塊和通信模塊,系統(tǒng)結(jié)構(gòu)框圖如圖1所示。
2019-04-23 08:29:00
3426 
現(xiàn)代雷達(dá)特別是機(jī)載雷達(dá)數(shù)字信號(hào)處理機(jī)的特點(diǎn)是輸入數(shù)據(jù)多,工作模式復(fù)雜,信息處理量大。因此,在一個(gè)實(shí)時(shí)信號(hào)處理系統(tǒng)中,雷達(dá)信號(hào)處理系統(tǒng)要同時(shí)進(jìn)行高速數(shù)據(jù)分配、處理和大量的數(shù)據(jù)交換
2018-10-14 08:27:00
2262 
實(shí)時(shí)視頻信號(hào)處理的實(shí)時(shí)性和跟蹤算法的復(fù)雜性是一對(duì)矛盾,為此采用DSP+FPGA 的架構(gòu)設(shè)計(jì),同時(shí)滿足實(shí)時(shí)性和復(fù)雜性的要求,提高了系統(tǒng)的整體性能。DSP 作為主處理器,利用其高速的運(yùn)算能力,快速有效地處理
2018-12-18 19:27:46
15 彈載信息處理系統(tǒng)是一種實(shí)時(shí)嵌入式數(shù)字處理系統(tǒng),用于對(duì)彈載導(dǎo)引系統(tǒng)接收信號(hào)進(jìn)行分析處理,實(shí)現(xiàn)對(duì)目標(biāo)信號(hào)的檢測(cè)、截獲和跟蹤以及目標(biāo)信息的提取,是彈載雷達(dá)導(dǎo)引系統(tǒng)的關(guān)鍵組成部分。隨著軍事技術(shù)的發(fā)展,未來(lái)
2019-04-08 08:44:32
1398 
設(shè)計(jì)了一套高速線陣CCD信號(hào)采集系統(tǒng),采用FPGA+DSP的數(shù)字處理方案,能滿足光信號(hào)的實(shí)時(shí)識(shí)別和處理,可用于研究靜態(tài)和動(dòng)態(tài)小粒子的光散射彩虹特性。
2019-11-21 17:32:39
24 本文詳細(xì)介紹了基于高性能TigerSHARC DSP 處理模塊和模板匹配算法(templatematching)的實(shí)時(shí)圖像跟蹤處理系統(tǒng)的優(yōu)化設(shè)計(jì)方法;深入分析了SAD 操作中涉及到的地址對(duì)齊問(wèn)題,提出了一種優(yōu)化的設(shè)計(jì)方案,將并處理效率提高20 倍,并在實(shí)際的實(shí)時(shí)圖像跟蹤系統(tǒng)中得到應(yīng)用。
2020-05-11 12:01:55
1356 
基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:51
21 電子發(fā)燒友網(wǎng)站提供《基于PC104的實(shí)時(shí)信號(hào)采集處理系統(tǒng)設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-10 09:37:54
1
評(píng)論