chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>處理器/DSP>基于FPGA+DSP結(jié)構(gòu)實(shí)現(xiàn)二次雷達(dá)處理機(jī)的設(shè)計(jì)

基于FPGA+DSP結(jié)構(gòu)實(shí)現(xiàn)二次雷達(dá)處理機(jī)的設(shè)計(jì)

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴

評論

查看更多

相關(guān)推薦

FPGA+DSP架構(gòu)的視頻處理系統(tǒng)設(shè)計(jì)詳解

本系統(tǒng)采用基于FPGADSP協(xié)同工作進(jìn)行視頻處理的方案,實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過程。
2014-10-23 15:35:496040

基于FPGA+DSP架構(gòu)視頻處理系統(tǒng)設(shè)計(jì)

DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化設(shè)計(jì),從而能夠提高算法效率,同時(shí)其開發(fā)周期短、系統(tǒng)易于維護(hù)和升級,適合于實(shí)時(shí)視頻圖像處理
2015-02-03 15:20:471166

FPGA+DSP 在空中背景下運(yùn)動目標(biāo)實(shí)時(shí)跟蹤系統(tǒng)中的應(yīng)用

本帖最后由 mr.pengyongche 于 2013-4-30 02:57 編輯 FPGA+DSP 在空中背景下運(yùn)動目標(biāo)實(shí)時(shí)跟蹤系統(tǒng)中的應(yīng)用  摘要:針對電視跟蹤系統(tǒng)對飛行目標(biāo)的檢測與跟蹤受到速度瓶頸
2012-12-28 11:19:07

FPGA+DSP;FPGA+ARM硬件設(shè)計(jì)

本人剛?cè)腴TFPGA,不知道如何實(shí)現(xiàn)FPGA+DSP,FPGA+ARM接口設(shè)計(jì),網(wǎng)上查詢有的說FPGA+DSP可以通過EMIF,IP核實(shí)現(xiàn),FPGA+ARM可以通過SPI,有沒有具體硬件參考的?
2016-08-27 11:30:26

FPGA+DSP導(dǎo)引頭信號處理中的FPGA技術(shù)該怎么實(shí)現(xiàn)?

FPGA+DSP的導(dǎo)引頭信號處理結(jié)構(gòu)成為當(dāng)前以及未來一段時(shí)間的主流。FPGADSP處理器具有截然不同的架構(gòu),在一種器件上非常有效的算法.在另一種器件上可能效率會非常低。如果目標(biāo)要求大量的并行處理或者最大
2019-08-30 06:31:29

FPGA培訓(xùn)—基于FPGADSP系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

以及最新的DSP系統(tǒng)工具的概況;接著主要介紹了計(jì)算機(jī)算法的概念、理論、有限字長效用、FIR和IIR濾波器的實(shí)現(xiàn)、多速率和自適應(yīng)信號處理FPGA實(shí)現(xiàn);最后,介紹了System Genrerator
2009-07-21 09:22:42

FPGA怎么處理航管二次雷達(dá)射頻的切換信號?

二次雷達(dá)也叫做空管雷達(dá)信標(biāo)系統(tǒng)(Air TrafficControl Radar Beacon System,ATCRBS)。它最初是在空戰(zhàn)中為了使雷達(dá)分辨出敵我雙方的飛機(jī)而發(fā)展的敵我識別系統(tǒng),當(dāng)把
2019-08-12 08:13:51

FPGA機(jī)載合成孔徑雷達(dá)信號處理機(jī)接口板卡設(shè)計(jì)

位于信號處理機(jī)的前端,通過CPCI機(jī)箱的前面板接口,采用一塊PMC子板實(shí)現(xiàn)。系統(tǒng)采用了圖1所示的體系結(jié)構(gòu),鎖存器選用TI公司的SN74LVT16374,時(shí)鐘驅(qū)動芯片選用IDT公司
2018-12-14 10:57:04

TI的哪些DSP需要二次boot?

想請教一下各位,C6748程序固化到外部nandflash,運(yùn)行時(shí)在DDR2中運(yùn)行,如果代碼過大,需不需要使用二次BootLoader?TI的哪些DSP需要二次boot?
2020-07-31 13:40:12

[討論]FPGA培訓(xùn)—基于FPGADSP系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

處理器的數(shù)目之外,就是采用可編程邏輯器件,主要是FPGA芯片來實(shí)現(xiàn)。本課程以DSP設(shè)計(jì)在FPGA芯片上的開發(fā)為主線,遵照由淺入深的基本步驟和思路進(jìn)行詳細(xì)講解,每一個(gè)知識點(diǎn)都給出了基于ISE(HDL語言
2009-07-21 09:20:11

【NanoPC-T4試用申請】基于Lubuntu16.04的智能圖形算法處理機(jī)設(shè)計(jì)

的ARM內(nèi)核處理機(jī)。我在ARM,DSP,FPGA方面都有開發(fā)經(jīng)驗(yàn),在試用過程中無論在文檔編寫還是代碼調(diào)試上都會一絲不茍。項(xiàng)目計(jì)劃①學(xué)習(xí)NanoPC-T4的文檔,搭建硬件軟件開發(fā)平臺②通過幾個(gè)簡單的例程來
2018-09-12 16:48:49

【TL6748 DSP申請】嵌入式分析和實(shí)時(shí)信號處理

工作模式。因此有必要發(fā)展一種可重構(gòu)和可擴(kuò)展的通用信號處理系統(tǒng),能將信號處理機(jī)多功能化、模塊化、標(biāo)準(zhǔn)化和通用化。將嵌入式操作系統(tǒng)與高速實(shí)時(shí)信號處理機(jī)結(jié)合,可以很好地實(shí)現(xiàn)這些要求。在雷達(dá)火控系統(tǒng)中,信號處理不僅
2015-09-10 11:13:54

一種基于FPGA+DSP的視頻處理系統(tǒng)設(shè)計(jì)

FPGA進(jìn)行硬件實(shí)現(xiàn),這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜,適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)。DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化
2019-07-01 07:38:06

一種柔性圖像并行處理機(jī)

基于TI公司C6000系列DSP的柔性圖像并行處理機(jī)實(shí)現(xiàn)方案。分析和實(shí)現(xiàn)結(jié)果表明,柔性圖像并行處理機(jī)適應(yīng)能力強(qiáng),便于調(diào)整、擴(kuò)展和升級。關(guān)鍵詞:圖像處理;并行處理機(jī);柔性結(jié)構(gòu)Flexible
2009-10-06 08:57:53

利用DSPFPGA技術(shù)的低信噪比雷達(dá)信號檢測設(shè)計(jì)介紹

Signal Proeessors,DSP)、高速現(xiàn)場可編程邏輯器件(Field ProgrammableGate Array,FPGA)的出現(xiàn),可以在不增加現(xiàn)有雷達(dá)發(fā)射功率和接收靈敏度的前提下,在信噪比降為3
2019-07-04 06:55:39

可識別方位引信信號處理系統(tǒng)的原理是什么?

,有利于方位識別引信的實(shí)現(xiàn)。文中在采用FPGA+DSP架構(gòu)的基礎(chǔ)上,實(shí)現(xiàn)一種具有8象限方位識別能力的引信信號處理機(jī)
2020-04-20 07:24:20

在數(shù)字處理中是FPGA好還是DSP

,數(shù)字信號處理與數(shù)字圖像處理沒有太大區(qū)別),就意味著可以用FPGA做硬件設(shè)計(jì)來實(shí)現(xiàn)DSP芯片的功能,當(dāng)然,相比較專業(yè)的DSP芯片 成本太高,因此你也沒必要選擇FPGA+DSP,就選擇DSP芯片,算法...
2021-07-28 09:16:02

基于DSP+FPGA雷達(dá)信號模擬器系統(tǒng)設(shè)計(jì)

在實(shí)際的外場試飛過程中是不可能實(shí)現(xiàn)的,這也是雷達(dá)信號模擬器對場外試飛的一大優(yōu)勢。FPGA作為高性能數(shù)字信號處理系統(tǒng)中的關(guān)鍵部件,在雷達(dá)信號模擬和雷達(dá)信號采集等方面有著巨大的開發(fā)潛能,采用這些技術(shù)對雷達(dá)
2019-07-15 06:48:33

基于DSPFPGA技術(shù)的低信噪比雷達(dá)信號檢測

的不同進(jìn)行調(diào)整。設(shè)信號的第一檢測門限為Z1,信號的第檢測門限為Zh,則:4 雷達(dá)信號的FPGA檢測方法  DSP處理器計(jì)算出雷達(dá)信號的判決門限值,FPGA芯片根據(jù)門限值從高速A/D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果中提
2018-08-15 09:43:14

基于DSP的圖像處理系統(tǒng)的應(yīng)用研究

基于DSP的圖像處理系統(tǒng)的應(yīng)用研究摘要   本文介紹了一種基于FPGA+DSP結(jié)構(gòu)的具有通用性、可擴(kuò)充性的高速數(shù)字圖像處理系統(tǒng)硬件平臺。重點(diǎn)介紹了以高速數(shù)字信號處理器TMS320DM642
2012-12-19 11:05:08

基于FPGA+DSP架構(gòu)的視頻處理系統(tǒng)設(shè)計(jì)

FPGA進(jìn)行硬件實(shí)現(xiàn),這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜,適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)?! ?b class="flag-6" style="color: red">DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性
2019-06-28 08:10:26

基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)?

圖像數(shù)據(jù)處理的工作原理是什么?基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)?
2021-06-02 06:54:28

基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
2012-06-27 17:23:53

基于FPGADSP雷達(dá)模目信號設(shè)計(jì)

送出,每個(gè)CPI送一,時(shí)序和外時(shí)鐘通過射頻電纜送出。當(dāng)FPGA收到控制字后,將其緩存于雙口RAM,等到第個(gè)FR,給DSP發(fā)起中斷,通知DSP取走控制字。DSP從控制字中提取CPI代碼、FR代碼、模
2011-07-13 09:09:26

大點(diǎn)數(shù)FFT運(yùn)算選擇FPGA還是DSP?

最近在做一個(gè)信號處理電路,之前確定了FPGA+DSP的方案,但是最近又有點(diǎn)糾結(jié)。是這樣子:信號處理的頻率為1kHz,每個(gè)周期內(nèi)要做一個(gè)差不多200k個(gè)點(diǎn)的浮點(diǎn)FFT,而且還要進(jìn)行一些其他的數(shù)據(jù)處理
2018-05-11 11:54:50

如何使用SoC FPGA實(shí)現(xiàn)汽車雷達(dá)的數(shù)字化處理

使用SoC FPGA,實(shí)現(xiàn)汽車雷達(dá)的數(shù)字化處理本白皮書介紹使用Altera? 低成本Cyclone? V SoC FPGA實(shí)現(xiàn)典型雷達(dá)系統(tǒng)數(shù)字化處理的可行性。與定制ASIC 相比,這一方法的優(yōu)勢
2013-11-13 15:56:28

如何利用DSPFPGA技術(shù)檢測低信噪比雷達(dá)信號?

Proeessors,DSP)、高速現(xiàn)場可編程邏輯器件(Field ProgrammableGate Array,FPGA)的出現(xiàn),可以在不增加現(xiàn)有雷達(dá)發(fā)射功率和接收靈敏度的前提下,在信噪比降為3
2019-08-05 07:30:20

如何利用FPGA+DSP導(dǎo)引頭信號處理

,生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號處理器已經(jīng)勢在必行。過去單一采用DSP處理器搭建信號處理器已經(jīng)不能滿足要求.FPGA+DSP的導(dǎo)引頭信號處理結(jié)構(gòu)成為當(dāng)前以及未來一段時(shí)間的主流。
2019-11-06 08:34:27

如何在FPGA實(shí)現(xiàn)雷達(dá)視頻積累算法?

由于雷達(dá)所處的環(huán)境的復(fù)雜性,除了地物、云雨、鳥群等干擾外,還可能來自臨近的雷達(dá)異步干擾、電臺干擾等。所有的干擾,經(jīng)過接收機(jī)進(jìn)入信號處理機(jī),雖然經(jīng)過了中頻信號的處理,但還可能有殘余。因此,為了得到更好
2019-08-12 06:00:57

如何用EPLD實(shí)現(xiàn)單脈沖二次雷達(dá)的應(yīng)答解碼處理

如何用EPLD實(shí)現(xiàn)單脈沖二次雷達(dá)的應(yīng)答解碼處理
2021-04-30 06:39:20

如何設(shè)計(jì)基于FPGA+DSP雷達(dá)回波發(fā)生器?

在研制各種實(shí)用雷達(dá)的過程中,需要通過多次實(shí)驗(yàn)來檢驗(yàn)雷達(dá)對目標(biāo)回波信號的分析處理能力。
2019-10-23 07:27:12

怎么實(shí)現(xiàn)基于FPGA二次群分接器的設(shè)計(jì)?

本文介紹基于FPGA實(shí)現(xiàn)二次群數(shù)字信號的分接部分的功能,包括幀頭捕獲、幀丟失告警、基群信號提取,去除插入碼、負(fù)碼速調(diào)整等二次群分接的關(guān)鍵技術(shù)。
2021-04-30 06:27:20

怎么利用FPGA+DSP導(dǎo)引頭信號處理FPGA?

,生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號處理器已經(jīng)勢在必行。過去單一采用DSP處理器搭建信號處理器已經(jīng)不能滿足要求.FPGA+DSP的導(dǎo)引頭信號處理結(jié)構(gòu)成為當(dāng)前以及未來一段時(shí)間的主流。
2019-08-19 06:38:12

怎樣去實(shí)現(xiàn)帶有中斷向量表的二次Bootloader?

二次Bootload的過程是什么?怎樣去實(shí)現(xiàn)帶有中斷向量表的二次Bootloader?
2021-04-27 06:07:06

怎樣去證明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)是存在的?

雖說FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn),但有什么方法去證明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)是存在的呢?
2021-04-08 06:54:33

找個(gè)FPGA+DSP開發(fā)伙伴。

我想用FPGA+DSP做個(gè)聲相儀,有感興趣的小伙伴嗎?一起開發(fā),在上海最好啦。先做原型機(jī)出來,然后再考慮產(chǎn)品化。私聊:QQ 4010087
2017-04-25 14:53:48

教你怎樣去設(shè)計(jì)二次監(jiān)視雷達(dá)自動測試系統(tǒng)?

相比早期手動連接的臺式設(shè)備,二次監(jiān)視雷達(dá)自動測試系統(tǒng)有哪些優(yōu)勢?怎樣去設(shè)計(jì)二次監(jiān)視雷達(dá)自動測試系統(tǒng)?
2021-04-30 06:27:49

某型空管二次雷達(dá)應(yīng)答機(jī)系統(tǒng)設(shè)計(jì)

。它與地面二次雷達(dá)站配合工作,能在各種氣候條件下,及時(shí)、連續(xù)、準(zhǔn)確地提供載機(jī)的距離、方位、飛機(jī)代碼、飛行高度、危急狀態(tài)等信息。實(shí)現(xiàn)對飛機(jī)的有效跟蹤、監(jiān)視、管制、從而確??沼蛑懈鱾€(gè)飛機(jī)間的最小安全飛行
2019-06-18 06:17:19

模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中有哪些應(yīng)用?

目前基于FPGADSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中,雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)也在日趨發(fā)展,如何借助數(shù)字化的軟硬件優(yōu)勢設(shè)計(jì)出易實(shí)現(xiàn)、靈活,并滿足不同性能指標(biāo)和目的的數(shù)字接收機(jī)成為工程設(shè)計(jì)的焦點(diǎn)。
2019-08-16 06:42:07

高分懸賞:請問有誰用labview做過二次雷達(dá)上行信號的模擬程序?或者有誰了解怎么做的?

請問有誰用labview做過二次雷達(dá)上行信號的模擬程序?或者有誰了解怎么做的?
2019-12-27 09:58:23

CT二次過電壓保護(hù)器

     AZ-CTB系列微機(jī)型電流互感器過電壓保護(hù)器采用高速單片機(jī)處理速度快,可靠性高,功耗極低,可以選配RS485通訊接口和遠(yuǎn)方計(jì)算機(jī)實(shí)現(xiàn)雙向通訊。本保護(hù)器可以
2021-12-29 09:47:25

二次元影像儀中圖儀器

中圖儀器二次元影像儀供應(yīng)商推出的CHT322U二次元影像測量儀,可作長度、角度、形狀、表面等檢驗(yàn)工作。屬非接觸式、二次元測量, 尤其適合彈性、脆性材料的測量。除可利用照相、二次元坐標(biāo)處理機(jī)、數(shù)字
2022-09-13 17:00:10

基于ADSP21161N的PD雷達(dá)數(shù)據(jù)處理機(jī)的設(shè)計(jì)

基于ADSP21161N的PD雷達(dá)數(shù)據(jù)處理機(jī)的設(shè)計(jì)
2009-05-08 17:15:2711

毫米波跟蹤雷達(dá)信號處理機(jī)設(shè)計(jì)

針對毫米波跟蹤雷達(dá)的特點(diǎn),在進(jìn)行理論分析的基礎(chǔ)上,設(shè)計(jì)了數(shù)字信號處理機(jī)。采用高性能DSP 芯片TS101 和大規(guī)模FPGA 芯片VC4LX40,包含高速多通道ADC 數(shù)據(jù)采集和DAC 天線伺服單
2009-08-14 11:41:2244

DSP+FPGA 結(jié)構(gòu)雷達(dá)模擬系統(tǒng)中的應(yīng)用

本文介紹了DSPFPGA 在數(shù)字電子設(shè)計(jì)中的優(yōu)勢,并結(jié)合雷達(dá)模擬系統(tǒng)的硬件設(shè)計(jì)實(shí)例,重點(diǎn)闡述了相應(yīng)的硬件與軟件實(shí)現(xiàn)方法。關(guān)鍵詞:DSP FPGA 數(shù)字電路設(shè)計(jì)雷達(dá)模擬系統(tǒng)
2009-08-25 14:33:0115

光學(xué)二次元自動影像測量儀

CHS系列光學(xué)二次元自動影像測量儀除可利用照相、二次元坐標(biāo)處理機(jī)、數(shù)字顯示器、光眼讀取數(shù)據(jù)或自動尋邊器、打印機(jī)等接口設(shè)備,還有可用與計(jì)算機(jī)聯(lián)機(jī)以達(dá)迅速、確實(shí)及統(tǒng)計(jì)分析等優(yōu)點(diǎn)。被廣泛應(yīng)用于大型鈑金件
2022-12-20 15:17:57

一種基于FPGA+DSP的數(shù)據(jù)采集與處理平臺

介紹了一種基于FPGA+DSP 的數(shù)據(jù)采集與處理平臺,給出了系統(tǒng)實(shí)現(xiàn)的總體方案,并闡述了各部分硬件電路的設(shè)計(jì)。重點(diǎn)對FPGA 內(nèi)部各主要功能模塊做了詳細(xì)闡述,對各個(gè)模塊的設(shè)計(jì)方法
2009-12-19 15:59:1634

基于DSPDSP/BIOS的實(shí)時(shí)雷達(dá)信號采集與處理系統(tǒng)

基于DSPDSP/BIOS的實(shí)時(shí)雷達(dá)信號采集與處理系統(tǒng):介紹了一種在實(shí)時(shí)操作系統(tǒng)DSPDSP/BIOS 平臺下的雷達(dá)信號實(shí)時(shí)采集" 處理與傳輸系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)! 利用Tms320c6416DSP強(qiáng)大的數(shù)據(jù)處理
2010-01-16 16:59:4625

FPGA實(shí)現(xiàn)DSP應(yīng)用

FPGA實(shí)現(xiàn)DSP應(yīng)用 摘要:具有系統(tǒng)級性能的FPGA在半導(dǎo)體工藝的線寬達(dá)到深亞微米后更進(jìn)一步按信號處理的要求改進(jìn)器件結(jié)構(gòu)和性能,不僅可實(shí)現(xiàn)VLSI DSP,且具有系統(tǒng)
2010-04-01 15:39:5414

自動二次元影像儀設(shè)備

Novator系列自動二次元影像儀設(shè)備將傳統(tǒng)影像測量與激光測量掃描技術(shù)相結(jié)合,通過光學(xué)放大和數(shù)字圖像處理技術(shù)來實(shí)現(xiàn)對物體尺寸、形狀、位置、輪廓等各種參數(shù)的測量,是一種全自動影像測量儀。產(chǎn)品應(yīng)用
2023-10-12 09:28:36

基于FPGA的機(jī)載合成孔徑雷達(dá)數(shù)字信號處理機(jī)接口板卡的設(shè)計(jì)與

摘要: 介紹基于FPGA芯片實(shí)現(xiàn)的機(jī)載合成孔徑雷達(dá)數(shù)字信號處理機(jī)接口板卡。該接口板卡負(fù)責(zé)將輸入數(shù)據(jù)緩存和信息格式轉(zhuǎn)換,然后打包成處理機(jī)需要的數(shù)據(jù)
2009-06-20 15:00:55829

基于FPGA二次群分接器的結(jié)構(gòu)分析及實(shí)現(xiàn)

基于FPGA二次群分接器的結(jié)構(gòu)分析及實(shí)現(xiàn) 1.引言   為了提高傳輸速率,擴(kuò)大通信容量,減少信道數(shù)量,通常把多路信號復(fù)用成一路信號進(jìn)行傳輸。在多種復(fù)
2009-12-08 09:54:42653

FPGA在彈上信息處理機(jī)中的應(yīng)用

FPGA在彈上信息處理機(jī)中的應(yīng)用  引言   信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422
2010-02-25 10:47:11677

向量處理機(jī)結(jié)構(gòu)原理教程

向量處理機(jī)結(jié)構(gòu)原理教程 學(xué)習(xí)目標(biāo):        理解向量的三種處理方式及其特點(diǎn);     掌握CRAY-I的向量
2010-04-13 16:12:093064

利用FPGADSP結(jié)合實(shí)現(xiàn)雷達(dá)多目標(biāo)實(shí)時(shí)檢測

摘要: 在高速并行流水信號處理中,ASIC(FPGA)+DSP+RAM是目前國際流行的一種方式,尤其是FPGA+DSP+RAM更適合中國的國情.本文利用FPGA的算術(shù)邏輯單元與外部存儲器相結(jié)合,解決了線路板面積有限與雷達(dá)數(shù)據(jù)處理需要大量存儲空間的矛盾;利用FPGA的并行流水特點(diǎn)解決了
2011-02-27 16:00:2683

6U VME TigerSHARC201&FPGA信號處理機(jī)-LT-TS201-FPGAT

應(yīng)用領(lǐng)域: 6U VME TigerSHARC201FPGA信號處理機(jī)主要面向雷達(dá)、聲納、通信、圖象處理等高速信號處理領(lǐng)域。采用專用DSPFPGA可編程邏輯器組成陣列化并行處理機(jī),已經(jīng)越來越成為當(dāng)前數(shù)字信號處理發(fā)展的趨勢。 雷航科技的6U VME TigerSHARC201FPGA信號處理機(jī)
2011-02-28 12:05:3264

FPGA+DSP的紅外圖像數(shù)據(jù)采集與顯示

摘要:在FPGA+DSP構(gòu)建的便件平臺上,以鏈路口(LINKPORT)通信協(xié)議為根據(jù),實(shí)現(xiàn)紅外圖像數(shù)據(jù)采集與顯示。重點(diǎn)描述紅外圖像數(shù)據(jù)采集與經(jīng)過LINKPORT傳入DSP,圖像壓縮與經(jīng)過LINKPORT傳出DSP以及圖像數(shù)據(jù)緩存與顯示,最后介紹了程序高度過程中的方法。樣機(jī)在實(shí)
2011-03-01 00:11:1287

航管二次雷達(dá)射頻切換單元FPGA實(shí)現(xiàn)

單脈沖二次雷達(dá)是按照雷達(dá)方位角度定位體制的不同而定義的,有別于常規(guī)的二次監(jiān)視雷達(dá)。常規(guī)二次監(jiān)視雷達(dá)實(shí)現(xiàn)一個(gè)目標(biāo)定位需要利用雷達(dá)定向主波瓣中對這個(gè)目標(biāo)的所有應(yīng)答
2011-03-30 11:45:331586

基于FPGADSP雷達(dá)模目信號設(shè)計(jì)

本文介紹了一種模目信號設(shè)計(jì)方法,利用FPGA產(chǎn)生時(shí)序及控制,DSP實(shí)時(shí)計(jì)算所需要的回波,從而實(shí)現(xiàn)雷達(dá)目標(biāo)回波的模擬,這樣可以在沒有陣面數(shù)據(jù)的情況下,使信號處理分系統(tǒng)調(diào)試能
2011-07-05 09:46:271109

基于TS201的雷達(dá)信號處理機(jī)設(shè)計(jì)

為了解決 雷達(dá)信號處理 中的高速運(yùn)算, 大容量存儲和高速數(shù)據(jù)傳輸?shù)膯栴}, 提出采用 TS201 芯片實(shí)現(xiàn)雷達(dá)信號處理機(jī)設(shè)計(jì), 利用其超高性能的處理能力和易于構(gòu)造多處理并行系統(tǒng)的特
2011-07-20 17:20:1365

基于StarFabric互聯(lián)的并行雷達(dá)信號處理機(jī)

提出了~種基于StarFabric互聯(lián)的并行雷達(dá)信號處理機(jī)構(gòu)架,并對其進(jìn)行了建模,分析了StarFabric網(wǎng)絡(luò)傳輸性能,設(shè)計(jì)了其中的數(shù)字信號處理(DSP)模塊和其它模塊.DSP模塊集成8片C64x DSP和2
2011-08-26 14:30:1317

基于DSPFPGA的多波形雷達(dá)回波中頻模擬器實(shí)現(xiàn)

本系統(tǒng)基于自主產(chǎn)生的原理,選用DSPFPGA為核心處理器,通過合理的算法設(shè)計(jì),實(shí)現(xiàn)了可兼容多種雷達(dá)波形的中頻雷達(dá)回波模擬器的設(shè)計(jì),采用改進(jìn)的基于存儲轉(zhuǎn)發(fā)的數(shù)字脈沖延時(shí)方法
2011-08-28 17:24:10930

基于FPGA雷達(dá)數(shù)字信號處理機(jī)設(shè)計(jì)

本文提出了一種基于FPGA雷達(dá)數(shù)字信號處理機(jī)設(shè)計(jì),接收機(jī)采用了脈沖多普勒、數(shù)字波束形成等主流雷達(dá)技術(shù)。
2012-03-31 09:53:132559

FPGA+DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)

雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中,信號處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢,DSP+FPGA的實(shí)時(shí)信號處理系統(tǒng)
2012-07-05 15:01:407272

基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)

基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)
2017-01-03 11:41:359

基于DSP_FPGA的LFMCW雷達(dá)測距信號處理系統(tǒng)設(shè)計(jì)_陳林軍

基于DSP_FPGA的LFMCW雷達(dá)測距信號處理系統(tǒng)設(shè)計(jì)_陳林軍
2017-03-19 19:07:174

基于FPGA+DSP的圖像處理系統(tǒng)設(shè)計(jì)分析

處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像,FPGA將CMOS采集的Bayer格式的
2017-10-26 15:44:562

基于FPGA+DSP的圖像處理系統(tǒng)解析

處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束的出端圖像,FPGA將CMOS采集的Bayer格式的
2017-10-31 17:00:3412

基于EPLD的單脈沖二次雷達(dá)應(yīng)答處理器設(shè)計(jì)與實(shí)現(xiàn)

波束對目標(biāo)測量,進(jìn)而有效地增加數(shù)據(jù)冗余度,提高角度測量的精度。對應(yīng)答處理而言,單脈沖技術(shù)的應(yīng)用,大大提高了在混疊或交織情況下對應(yīng)答碼的解碼能力,使單脈沖二次雷達(dá)與常規(guī)二次雷達(dá)相比實(shí)現(xiàn)了一次質(zhì)的飛躍。
2017-12-12 20:28:211244

基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)

本文主要介紹了一種基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)。該交通燈由視頻采集、圖像處理和控制模塊組成,使用FPGA核心搭建專用高速視頻采集模塊,使用DSP處理器進(jìn)行實(shí)時(shí)圖像運(yùn)算,通過圖像算法提取車流量信息,最終結(jié)合模糊算法實(shí)現(xiàn)智能控制。
2018-01-09 14:15:411853

采用ADC+時(shí)鐘電路+FPGA+DSP實(shí)現(xiàn)高分辨率的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

本文采用ADC+高頻時(shí)鐘電路+FPGA+DSP結(jié)構(gòu)模式,設(shè)計(jì)了一種實(shí)時(shí)采樣率為2 Gsps的數(shù)字存儲示波器數(shù)據(jù)采集系統(tǒng),為國內(nèi)高速高分辨率的數(shù)據(jù)采集系統(tǒng)的研制提供了一個(gè)參考方案。
2019-05-03 09:19:005271

FPGA+DSP結(jié)構(gòu)雷達(dá)導(dǎo)引頭信號處理系統(tǒng)中FPGA的問題解決方案

FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn),兼顧了速度和靈活性。本文以導(dǎo)引頭信號處理系統(tǒng)為例說明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
2019-01-08 08:36:002449

基于FPGA+DSP的高速中頻采樣信號處理平臺

高速中頻采樣信號處理平臺在實(shí)際應(yīng)用中有很大的前景,提出采用FPGA+DSP處理結(jié)構(gòu),結(jié)合高性能A/D和D/A處理芯片,設(shè)計(jì)了一個(gè)通用處理平臺,并對其主要性能進(jìn)行了測試。
2018-10-18 16:36:484637

基于FPGA+DSP技術(shù)的Bayer格式圖像預(yù)處理

大,運(yùn)算簡單,但是要求運(yùn)算速率高,可以用FPGA硬件來處理,上層所處理的數(shù)據(jù)量少,算法結(jié)構(gòu)復(fù)雜,適于運(yùn)算速度快,尋址靈活的DSP數(shù)字信號處理器進(jìn)行處理。這里提出了一種FPGA+DSP相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng),并應(yīng)用于傳像光線束傳遞圖像。CMOS實(shí)際采集的是光線束
2018-10-22 22:00:01392

淺析FPGA+DSP結(jié)構(gòu)中的配置方式

在信號處理領(lǐng)域中,基于FPGA+DSP結(jié)構(gòu)設(shè)計(jì)已經(jīng)是系統(tǒng)發(fā)展的一個(gè)重要方向。隨著該系統(tǒng)設(shè)計(jì)的廣泛應(yīng)用,功能變得更加豐富,成本日趨低廉。而在某些小型化應(yīng)用的場合中,對系統(tǒng)體積的要求越來越高,因此
2019-02-22 14:37:587625

基于FPGA+DSP結(jié)構(gòu)嵌入式系統(tǒng)的FPGA被動并行配置方式設(shè)計(jì)

在信號處理領(lǐng)域中,基于FPGA+DSP結(jié)構(gòu)設(shè)計(jì)已經(jīng)是系統(tǒng)發(fā)展的一個(gè)重要方向。隨著該系統(tǒng)設(shè)計(jì)的廣泛應(yīng)用,功能變得更加豐富,成本日趨低廉。而在某些小型化應(yīng)用的場合中,對系統(tǒng)體積的要求越來越高,因此
2019-02-25 14:45:262565

采用FPGA+DSP信號處理硬件結(jié)構(gòu)實(shí)現(xiàn)彈載SAR成像處理系統(tǒng)的設(shè)計(jì)

等都難以實(shí)現(xiàn),從而制約了其在精確制導(dǎo)武器裝備中的應(yīng)用[1]。隨著微電子技術(shù)和數(shù)字信號處理技術(shù)的發(fā)展,FPGADSP的強(qiáng)大數(shù)據(jù)處理能力,解決了彈載SAR制導(dǎo)應(yīng)用的瓶頸問題,SAR制導(dǎo)技術(shù)應(yīng)用成為近年來精確制導(dǎo)技術(shù)研究的熱點(diǎn)。
2020-09-01 13:35:001348

基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)(開關(guān)電源技術(shù)發(fā)展綜述)-該文檔為基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)講解文檔,是一份不錯的參考資料,感興趣的可以下載看看,,,,,,,,,,,,,,,,,
2021-09-24 11:32:0134

基于FPGA+DSP彈載SAR信號處理系統(tǒng)設(shè)計(jì)

基于FPGA+DSP彈載SAR信號處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121

基于FPGA+DSP模式的智能相機(jī)設(shè)計(jì)

電子發(fā)燒友網(wǎng)站提供《基于FPGA+DSP模式的智能相機(jī)設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-08 10:37:160

已全部加載完成