電子發(fā)燒友App
VHDL中Loop動(dòng)態(tài)條件的可綜合轉(zhuǎn)化
- vhdl(127605)
相關(guān)推薦
邏輯綜合的流程和命令簡(jiǎn)析
綜合就是把Verilog、VHDL轉(zhuǎn)換成網(wǎng)表的過(guò)程。綜合按照是否考慮物理布局信息可分為邏輯綜合和物理綜合。
2023-08-09 09:51:15
638
638
VHDL中while循環(huán)中的警告
我想通過(guò)VHDL代碼制作模數(shù)程序，我已經(jīng)制作了這個(gè)代碼庫(kù)IEEE;使用IEEE.std_logic_1164.all;使用IEEE.std_logic_arith.all
2019-01-21 13:45:55
VHDL中的排序算法怎么實(shí)現(xiàn)？
另一個(gè)BRAM中寫入已排序的“列表”; -BRAM只有一個(gè)可用于讀/寫的端口;所以我對(duì)解決這個(gè)問(wèn)題的最佳方法有幾點(diǎn)疑問(wèn)： - 由于存儲(chǔ)在BRAM中的元素?cái)?shù)量是可變的，有沒(méi)有辦法動(dòng)態(tài)分配內(nèi)存來(lái)存儲(chǔ)我
2019-03-29 13:44:34
VHDL轉(zhuǎn)化為verilog中process中既有 :=和<= 賦值，怎么轉(zhuǎn)??？？？
VHDL轉(zhuǎn)化為verilog中process中既有:=和
2015-01-16 15:58:58
VHDL與verilog中if判斷條件的一點(diǎn)小區(qū)別
進(jìn)行VHDL和verilog混合編程，發(fā)現(xiàn)其間if判斷條件的一點(diǎn)小區(qū)別，歸納如下：VHDL：if 內(nèi)容如果是signal類型如signal a，只能寫成if（a ＝ '0'）,不能
2012-04-09 09:24:22
VHDL與電子自動(dòng)化
VHDL與電子自動(dòng)化電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation , 簡(jiǎn)稱EDA) 技術(shù)是在70 年代集成電路技術(shù)蓬勃發(fā)展中誕生的, 它的發(fā)展是同集成電路的復(fù)雜度緊密相關(guān)
2009-12-04 10:43:36
VHDL語(yǔ)言的常用語(yǔ)法
信號(hào)D；說(shuō)明：⑴ 上述的條件式，是指一般常見(jiàn)的布爾表達(dá)式，亦即條件式的結(jié)果必定是真（True）或錯(cuò)（False）中的一種。⑵ 語(yǔ)法中的條件式1為True時(shí)，則將信號(hào)B傳遞給信號(hào)A，否則再確認(rèn)條件式2為True時(shí)，將信號(hào)C傳遞給信號(hào)A。最后在條件1和條件2都不成立的情況下，將信號(hào)D的
2009-03-19 16:45:14
vhdl實(shí)現(xiàn)16進(jìn)制數(shù)與bcd的互相轉(zhuǎn)化？
求助各位大神如何把一個(gè)十六進(jìn)制的數(shù)轉(zhuǎn)化成相應(yīng)的bcd碼，又如何從bcd碼轉(zhuǎn)化成十六進(jìn)制 這個(gè)用vhdl語(yǔ)言實(shí)現(xiàn)？謝謝
2013-05-31 10:29:33
vhdl實(shí)用教程pdf下載
8章）、VHDL綜合和可綜合的VHDL程序設(shè)計(jì)技術(shù)（第9章）、VHDL基本設(shè)計(jì)和實(shí)用設(shè)計(jì)（第10、11章）、多種常用的支持VHDL的EDA軟件使用（第12章）、VHDL數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐（第13章
2008-06-04 10:31:29
動(dòng)態(tài)數(shù)據(jù)怎樣轉(zhuǎn)化成數(shù)組進(jìn)行比較
labview 中動(dòng)態(tài)數(shù)據(jù) 怎樣 轉(zhuǎn)化成數(shù)組進(jìn)行 比較
2014-07-13 22:37:23
可綜合的VerilogHDL設(shè)計(jì)實(shí)例
可綜合的VerilogHDL設(shè)計(jì)實(shí)例在前面七章里我們已經(jīng)學(xué)習(xí)了VerilogHDL的基本語(yǔ)法、簡(jiǎn)單組合邏輯和簡(jiǎn)單時(shí)序邏輯模塊的編寫、Top-Down設(shè)計(jì)方法、還學(xué)習(xí)了可綜合風(fēng)格的有限狀態(tài)機(jī)
2009-11-23 16:01:33
可重構(gòu)體系結(jié)構(gòu)分為哪幾種？動(dòng)態(tài)可重構(gòu)系統(tǒng)有哪些應(yīng)用實(shí)例？
可重構(gòu)體系結(jié)構(gòu)分為哪幾種？典型動(dòng)態(tài)可重構(gòu)系統(tǒng)結(jié)構(gòu)有哪幾種？動(dòng)態(tài)可重構(gòu)系統(tǒng)有哪些應(yīng)用實(shí)例？
2021-04-28 06:13:00
DDR SDRAM參考設(shè)計(jì)VHDL版(有詳細(xì)的文檔,仿真綜合文件)
DDR SDRAM參考設(shè)計(jì)VHDL版(有詳細(xì)的文檔,仿真綜合文件)File/Directory Description
2012-08-11 09:33:30
FPGA vhdl語(yǔ)言 process for loop循環(huán)
process（a）beginfor i in 1 to 27 loop 當(dāng)a變化一次 for循環(huán)執(zhí)行幾次?
2019-03-19 10:45:47
FPGA實(shí)戰(zhàn)演練邏輯篇38：可綜合的語(yǔ)法子集3
( or )begin//具體邏輯End(7) 運(yùn)算操作符：各種邏輯操作符、移位操作符、算術(shù)操作符大多是可綜合的。（特權(quán)同學(xué)，版權(quán)所有）Verilog中絕大多數(shù)運(yùn)算操作符都是可綜合的，其列表如下：+// 加
2015-06-17 11:53:27
FPGA的VHDL有哪些優(yōu)點(diǎn)？怎么理解VHDL？
支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。4．門級(jí)網(wǎng)表對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)把VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。5．獨(dú)立性VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必對(duì)最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件有很深入地了解。
2018-09-07 09:04:45
Gowin FOC Current Loop Control IP用戶指南
本次發(fā)布 Gowin FOC Current Loop Control IP 用戶指南。Gowin FOC Current Loop Control IP 的用戶指南及參考設(shè)計(jì)可在高云官網(wǎng)下載，其中，參考設(shè)計(jì)已配置一例特定參數(shù)，可用于仿真以及綜合、布局布線后下載測(cè)試。
2022-10-09 07:02:23
ISE 自帶可綜合模塊的問(wèn)題
，都有Xilinx公司自己寫好的可綜合的模塊，想請(qǐng)教一下為什么要分成這樣兩項(xiàng)？它們里面的模塊有區(qū)別嗎？2、上述談到的可綜合模塊和ISE 自帶的IP core又有什么區(qū)別呢？
2013-09-28 18:17:54
ISE 自帶可綜合模塊的問(wèn)題
，都有Xilinx公司自己寫好的可綜合的模塊，想請(qǐng)教一下為什么要分成這樣兩項(xiàng)？它們里面的模塊有區(qū)別嗎？2、上述談到的可綜合模塊和ISE 自帶的IP core又有什么區(qū)別呢？
2013-09-28 18:20:29
verilog HDL 可綜合模型的結(jié)構(gòu)
可綜合模型的結(jié)構(gòu)如果程序只用于仿真，那么幾乎所有的語(yǔ)法和編程語(yǔ)句都可以使用。但如果程序是用于硬件實(shí)現(xiàn)，那么我們就必須保證程序的可綜合性，即所編寫的程序能被綜合器轉(zhuǎn)化為相應(yīng)的電路結(jié)構(gòu)。不可綜合的HDL
2012-10-20 08:10:13
verilog可綜合與不可綜合-學(xué)習(xí)一下
會(huì)報(bào)錯(cuò)。 如：a=#10 b; 這里的#10是用于仿真時(shí)的延時(shí)，在綜合的時(shí)候綜合工具會(huì)忽略它。也就是說(shuō)，在綜合的時(shí)候上式等同于a=b; 13、與X、Z的比較 可能會(huì)有人喜歡在條件表達(dá)式中把數(shù)據(jù)和X(或Z)進(jìn)行比較，殊不知這是不可綜合的，綜合工具同樣會(huì)忽略。所以要確保信號(hào)只有兩個(gè)狀態(tài)：0或1。
2015-01-05 19:42:44
【FPGA學(xué)習(xí)】VHDL 順序語(yǔ)句描述方法 VHDL的if、case、LOOP、NEXT語(yǔ)句怎么寫
序流、控制、條件和迭代等。VHDL 中的順序語(yǔ)句有 WAIT 語(yǔ)句、斷言語(yǔ)句、IF 語(yǔ)句、CASE 語(yǔ)句、LOOP 語(yǔ)句、NEXT 語(yǔ)句、過(guò)程調(diào)用語(yǔ)句和 NULL 語(yǔ)句，下面就對(duì)它們進(jìn)行詳細(xì)介紹
2018-09-13 09:39:31
【FPGA學(xué)習(xí)】VHDL并行語(yǔ)句有哪些 VHDL并行語(yǔ)句怎么寫
VHDL 不僅僅提供了一系列的順序語(yǔ)句，同樣也提供了很多并行語(yǔ)句。在 VHDL 中，并行語(yǔ)句主要包括以下幾種：? 進(jìn)程（PROCESS）語(yǔ)句；? 塊（BLOCK）語(yǔ)句；? 并發(fā)信號(hào)賦值；? 條件信號(hào)
2018-09-13 10:14:51
介紹FPGA的綜合（轉(zhuǎn)）
XST支持哪些語(yǔ)言？VHDL, Verilog-2002, 以及Mixed Language of VHDL and Verilog。所支持的可綜合的VHDL和Verilog的子集可以查看XST
2018-08-08 10:31:27
關(guān)于動(dòng)態(tài)調(diào)用可重入vi的問(wèn)題！
vi設(shè)置成可重入的方式，又做了一個(gè)動(dòng)態(tài)調(diào)用的這個(gè)視頻存儲(chǔ)vi的vi，然后現(xiàn)在一動(dòng)態(tài)調(diào)用就整個(gè)labview關(guān)閉？如果提前打開(kāi)這個(gè)視頻存儲(chǔ)vi，再次動(dòng)態(tài)調(diào)用，將不會(huì)崩潰，請(qǐng)問(wèn)怎么這是什么情況？
2021-03-07 15:18:31
關(guān)于是否可綜合的問(wèn)題
“在進(jìn)行信號(hào)定義的語(yǔ)法結(jié)構(gòu)中，對(duì)信號(hào)賦初始值的操作是不可綜合的，只能用來(lái)仿真?！闭?qǐng)教一下各位，我在一段VHDL中對(duì)一個(gè)定義的數(shù)組信號(hào)賦初始值，僅此一個(gè)操作，然后通過(guò)spi協(xié)議與dsp傳輸，并且在監(jiān)控屏上顯示出來(lái)了，這是否理解為“綜合后”的結(jié)果？可又與上面一段話相違背，該如何理解？
2017-07-21 17:21:06
勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載33：可綜合的語(yǔ)法子集4
大多是可綜合的。Verilog中絕大多數(shù)運(yùn)算操作符都是可綜合的，其列表如下：+// 加-// 減!// 邏輯非~// 取反&// 與~&// 與非|// 或~|// 或非
2017-12-19 21:36:24
單片機(jī)系統(tǒng)加密中的動(dòng)態(tài)反跟蹤措施
A INC R0 DJNZ R1,LOOP1 …… 該程序是將RAM地址為20H開(kāi)始的數(shù)據(jù)組（設(shè)有5個(gè)）進(jìn)行動(dòng)態(tài)變換, 因?yàn)槌跏嫉臄?shù)據(jù)組是密碼形式的, 它需要在程序運(yùn)行中改變,在程序的其他段
2009-09-17 15:17:19
可控硅導(dǎo)通和關(guān)斷開(kāi)關(guān)特性需要在什么條件才能轉(zhuǎn)化
本帖最后由 gk320830 于 2015-3-9 14:28 編輯
由于可控硅只有導(dǎo)通和關(guān)斷兩種工作狀態(tài)，所以它具有開(kāi)關(guān)特性，請(qǐng)問(wèn)這種特性需要在什么條件才能轉(zhuǎn)化?
2011-11-14 13:48:19
在verilog中調(diào)用VHDL模塊
郁悶了，表示只看過(guò)VHDL語(yǔ)法但沒(méi)寫過(guò)。暫且不說(shuō)VHDL模塊的內(nèi)容，我應(yīng)該如何在測(cè)試平臺(tái)中例化它并對(duì)它進(jìn)行測(cè)試呢？稍微查了一下，其實(shí)很簡(jiǎn)單，只要把VHDL中的組件名、端口統(tǒng)統(tǒng)拿出來(lái)，按照verilog
2018-07-03 12:58:49
在verilog中調(diào)用VHDL模塊
郁悶了，表示只看過(guò)VHDL語(yǔ)法但沒(méi)寫過(guò)。暫且不說(shuō)VHDL模塊的內(nèi)容，我應(yīng)該如何在測(cè)試平臺(tái)中例化它并對(duì)它進(jìn)行測(cè)試呢？稍微查了一下，其實(shí)很簡(jiǎn)單，只要把VHDL中的組件名、端口統(tǒng)統(tǒng)拿出來(lái)，按照verilog
2018-07-09 01:14:18
基于VHDL邏輯電路設(shè)計(jì)與應(yīng)用
加法器的實(shí)現(xiàn) 串行加法器的VHDL描述由移位寄存器和加法器有限狀態(tài)機(jī)組成?？梢园岩莆患拇嫫髯鳛橐粋€(gè)子電路，在主程序中可以多次調(diào)用。 3.1移位寄存器實(shí)現(xiàn) 下面是4位移位寄存器的VHDL代碼，采用
2018-11-20 10:39:39
基于PAD的接收機(jī)動(dòng)態(tài)可重構(gòu)結(jié)構(gòu)應(yīng)用
和ASIC電路高速性的解決方案。在筆者所從事的系統(tǒng)設(shè)計(jì)中，當(dāng)模擬器件的一些性能改變但又不能及時(shí)更新調(diào)整后端的數(shù)字基帶處理時(shí)，比如濾波器由于工作時(shí)間過(guò)長(zhǎng)引起的溫漂特性所帶來(lái)的影響，此時(shí)就可以用可編程模擬器件替代一部分前端固定模擬器件，進(jìn)而可以實(shí)時(shí)的對(duì)FPGA模塊進(jìn)行動(dòng)態(tài)可重構(gòu)操作，最終達(dá)到系統(tǒng)性能的最優(yōu)化。
2019-07-10 07:56:06
基于xilinx ISE的動(dòng)態(tài)可重構(gòu)
大家好有誰(shuí)對(duì)FPGA的動(dòng)態(tài)可重構(gòu)有研究嗎？本人現(xiàn)在在搞這塊尋人共同探討。。。謝謝
2014-03-10 16:03:58
如何為后綜合模擬和/或后PAR網(wǎng)表模擬生成VHDL或Verilog網(wǎng)表？
嗨，Vivado的新手問(wèn)題;是否有可能為后綜合模擬和/或后PAR網(wǎng)表模擬生成VHDL或Verilog網(wǎng)表？謝謝，埃里克
2019-11-11 07:33:05
如何在VHDL中解決無(wú)實(shí)用價(jià)值的問(wèn)題？
本文從高級(jí)語(yǔ)言涉及最多的Loop語(yǔ)句出發(fā)，討論如何在VHDL中解決這類問(wèn)題。
2021-04-28 06:55:05
如何用VHDL、Verilog HDL實(shí)現(xiàn)設(shè)計(jì)輸入？
如何在ALTERA公司的Quartus II環(huán)境下用VHDL、Verilog HDL實(shí)現(xiàn)設(shè)計(jì)輸入，采用同步時(shí)鐘，成功編譯、綜合、適配和仿真，并下載到Stratix系列FPGA芯片EP1S25F780C5中。
2021-04-15 06:19:38
怎么在PLD開(kāi)發(fā)中提高VHDL的綜合質(zhì)量？
怎么在PLD開(kāi)發(fā)中提高VHDL的綜合質(zhì)量？利用Quartus II軟件的開(kāi)發(fā)流程有哪些步驟？
2021-05-08 09:23:07
怎么實(shí)現(xiàn)基于FPGA的動(dòng)態(tài)可重構(gòu)系統(tǒng)設(shè)計(jì)？
本文提出的通過(guò)微處理器加FPGA結(jié)合串行菊花鏈實(shí)現(xiàn)可重構(gòu)的方式，實(shí)現(xiàn)了動(dòng)態(tài)可重構(gòu)FPGA結(jié)構(gòu)設(shè)計(jì)的一種應(yīng)用。
2021-05-10 06:22:19
怎么將VHDL生成循環(huán)索引
want to increment vhdl generate loop index by 2.An example is show below, LABEL: for i in 1 to CNTR_WIDTH -1 generateREG1(i)
2019-01-16 08:12:42
怎么給vhdl的testbench指導(dǎo)文件？
想問(wèn)下，quartus在綜合的時(shí)候可以設(shè)置顯示錯(cuò)誤嗎，因?yàn)楹芏鄷r(shí)候quartus綜合通過(guò)以后調(diào)用modelsim就好提示testbench出錯(cuò)。還有就是誰(shuí)能給個(gè)vhdl的testbench指導(dǎo)文件
2015-10-09 09:38:17
怎么設(shè)計(jì)PAD在接收機(jī)動(dòng)態(tài)可重構(gòu)結(jié)構(gòu)中的應(yīng)用？
可重構(gòu)結(jié)構(gòu)是一種可以根據(jù)具體運(yùn)算情況重組自身資源，實(shí)現(xiàn)硬件結(jié)構(gòu)自身優(yōu)化、自我生成的計(jì)算技術(shù)。動(dòng)態(tài)可重構(gòu)技術(shù)可快速實(shí)現(xiàn)器件的邏輯重建，它的出現(xiàn)為處理大規(guī)模計(jì)算問(wèn)題提供了一種兼具通用處理器靈活性和ASIC電路高速性的解決方案。
2019-08-13 07:56:00
本人珍藏的VHDL基本語(yǔ)言現(xiàn)象和實(shí)用技術(shù)教程
7章 邏輯綜合與編程技術(shù) 第9章有限狀態(tài)機(jī)及其設(shè)計(jì) 第10章 基于FPGA的數(shù)字濾波器設(shè)計(jì) 第11章 多種常用的支持VHDL的EDA軟件使用介紹 第12章 VHDL數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐介紹 第13章
2012-02-27 13:52:50
求助幫忙用vhdl實(shí)現(xiàn)一段fpga框圖，（價(jià)錢可商議），急用！...
求助幫忙用vhdl實(shí)現(xiàn)一段fpga框圖，（價(jià)錢可商議），急用?。。。∏笾鷰兔τ?b class="flag-6" style="color: red">vhdl實(shí)現(xiàn)幾個(gè)fpga框圖，（價(jià)錢可商議），急用?。。。∫呀?jīng)有現(xiàn)成的vhdl程序編碼主要是想完成資料里面已經(jīng)有的框圖出來(lái)，，寫材料需要用的~~~有意者請(qǐng)聯(lián)系我的QQ：444741540 或者***~~越快越好~~~~
2013-03-29 18:04:41
求教動(dòng)態(tài)數(shù)組怎么轉(zhuǎn)化為信號(hào)
求教動(dòng)態(tài)數(shù)組怎么轉(zhuǎn)化為信號(hào)
2014-11-26 21:00:42
淺談IC設(shè)計(jì)中邏輯綜合
和面積約束，按照一定的算法對(duì)翻譯結(jié)果進(jìn)行邏輯重組和優(yōu)化。1.3映射：根據(jù)所施加的時(shí)序和面積約束，從目標(biāo)工藝庫(kù)中搜索符合條件的單元來(lái)構(gòu)成實(shí)際電路的邏輯網(wǎng)表。約束條件是綜合過(guò)程的重要組成部分，綜合正是通過(guò)
2013-05-16 20:02:50
監(jiān)測(cè)系統(tǒng)中如何增加判定條件
監(jiān)測(cè)系統(tǒng)中能夠?qū)崟r(shí)采集數(shù)據(jù)，但希望能增加判定與報(bào)警模塊，即進(jìn)行數(shù)據(jù)分析，設(shè)置多種閾值，綜合判斷，得到反饋結(jié)果。希望各位大神能給點(diǎn)建議，如何實(shí)現(xiàn)這樣的功能？
補(bǔ)充內(nèi)容 (2017-6-2 14:50
2017-06-02 10:08:55
給VHDL/Verilog的初學(xué)者的一些實(shí)用建議
一本能完全將清楚所有的問(wèn)題！今天無(wú)意中看到這篇文章，看來(lái)對(duì)于是否可綜合依然是要靠經(jīng)驗(yàn)判斷！希望有一天能對(duì)常用的綜合問(wèn)題有個(gè)細(xì)致的了解！一、HDL不是硬件設(shè)計(jì)語(yǔ)言過(guò)去筆者曾碰到過(guò)不少VHDL或
2019-03-27 07:00:00
請(qǐng)問(wèn)是否有可能在VHDL中編寫遞歸過(guò)程或函數(shù)？
你好是否有可能在VHDL中編寫遞歸過(guò)程或函數(shù).....可合成....謝謝＆amp;問(wèn)候Madhur以上來(lái)自于谷歌翻譯以下為原文Hi Is it possible to write recursive
2019-04-04 10:34:13
請(qǐng)問(wèn)高手Verilog中引用VHDL原件?
請(qǐng)問(wèn)是否有范例?(1) Verilog 中引用 VHDL原件?(2) VHDL 中引用 Verilog原件?
2019-01-10 09:27:55
X-HDL v3.2.55 VHDL/Verilog語(yǔ)言翻譯器
X-HDL:軟件簡(jiǎn)介—SoftWare Description: X-HDL v3.2.55 VHDL/Verilog語(yǔ)言翻譯器
一款VHDL/Verilog語(yǔ)言翻譯器。可實(shí)現(xiàn)VHDL和Verilog語(yǔ)言的相互智能化轉(zhuǎn)化。這分別是windows、linux、solaris版本。
2006-03-25 12:00:47
355
355VHDL語(yǔ)言100例下載
VHDL語(yǔ)言100例第1例 帶控制端口的加法器第2例 無(wú)控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫(kù)
2008-05-20 09:58:18441
441VHDL中Loop動(dòng)態(tài)條件的可綜合轉(zhuǎn)化
論述VHDL 中Loop 語(yǔ)句動(dòng)態(tài)表達(dá)式的可綜合性問(wèn)題，提出三種解決方法:直接代入法、邊界擴(kuò)充法和計(jì)數(shù)器法， 并對(duì)比這三類方法的適用性。
2009-04-16 09:12:128
8VHDL語(yǔ)言及其應(yīng)用
VHDL語(yǔ)言及其應(yīng)用的主要內(nèi)容：第一章 硬件模型概述第二章 基本的VHDL編程語(yǔ)言第三章 VHDL模型的組織第四章 VHDL綜合工具第五章 VHDL應(yīng)用樣例附錄A VHDL
2009-07-20 12:06:150
0高動(dòng)態(tài)范圍條件重置方法的改進(jìn)研究
條件重置方法是提高CMOS 圖像傳感器動(dòng)態(tài)范圍的有效方法之一，但方法本身存在著一些缺點(diǎn)。為了提高條件重置方法的準(zhǔn)確度，文章對(duì)條件重置方法進(jìn)行了分析，對(duì)存在的缺點(diǎn)進(jìn)行了
2009-08-31 14:20:445
5vhdl數(shù)字系統(tǒng)設(shè)計(jì)
vhdl數(shù)字系統(tǒng)設(shè)計(jì)是數(shù)字電路自動(dòng)化設(shè)計(jì)（EDA）入門的工具書(shū)。其內(nèi)容主要包括：用VHDL語(yǔ)言設(shè)計(jì)的基本組合電路、時(shí)序電路、數(shù)字綜合電路、電路圖輸入法要領(lǐng)概述、實(shí)用VHDL語(yǔ)句
2009-10-08 21:54:010
0VHDL基礎(chǔ)教程
VHDL基礎(chǔ)教程：VHDL語(yǔ)言及其應(yīng)用目錄：第1章 VHDL基本概念 1.1 數(shù)字系統(tǒng)建?！?.2 建模的域和級(jí) 1.3 建模語(yǔ)言 1.4 VHDL建模的概念 1.5 一個(gè)VHDL設(shè)計(jì)實(shí)例 1 6
2009-10-16 18:17:58357
357在PLD開(kāi)發(fā)中提高VHDL的綜合質(zhì)量
介紹可編程邏輯器件的開(kāi)發(fā)流程，敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開(kāi)發(fā)中的應(yīng)用，給出提高VHDL綜合質(zhì)量的幾點(diǎn)經(jīng)驗(yàn)。關(guān)鍵詞：電子設(shè)計(jì)自動(dòng)化 可編程邏輯
2010-07-18 10:38:5022
22Phase-Lock Loop Applications U
Phase-Lock Loop Applications Using the MAX9382
2009-02-21 15:14:001252
1252
Selectable-Range Current Loop
Abstract: This article shows an example of implementing a 4-20mA or 0-20mA current-loop output
2009-04-20 11:22:47957
957
Phase-Lock Loop Applications U
phase-locked loop (PLL) dead band and jitter performance. In PLLs that employ charge pump loop filter designs the provision of a minimum duratio
2009-04-20 15:16:161161
1161
在PLD開(kāi)發(fā)中提高VHDL的綜合質(zhì)量
介紹可編程邏輯器件的開(kāi)發(fā)流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開(kāi)發(fā)中的應(yīng)用,給出提高VHDL綜合質(zhì)量的幾點(diǎn)經(jīng)驗(yàn)。
關(guān)鍵詞 電子設(shè)計(jì)自動(dòng)化 可編程邏輯
2009-06-16 08:55:30395
395
在PLD開(kāi)發(fā)中提高VHDL的綜合質(zhì)量
摘 要：介紹可編程邏輯器件的開(kāi)發(fā)流程，敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開(kāi)發(fā)中的應(yīng)用，給出提高VHDL綜合質(zhì)量的幾點(diǎn)經(jīng)驗(yàn)。
關(guān)鍵詞：電
2009-06-20 12:06:06579
579
什么是Arbitrated loop
什么是Arbitrated loop
英文縮寫: Arbitrated loop
中文譯名: 已裁定的環(huán)路
分
2010-02-22 10:18:13445
445VHDL基本語(yǔ)言現(xiàn)象和實(shí)用技術(shù)教程
本書(shū)比較系統(tǒng)地介紹了VHDL 的基本語(yǔ)言現(xiàn)象和實(shí)用技術(shù)全書(shū)以實(shí)用和可操作 為基點(diǎn)簡(jiǎn)潔而又不失完整地介紹了VHDL 基于EDA 技術(shù)的理論與實(shí)踐方面的知識(shí) 其中包括VHDL 語(yǔ)句語(yǔ)法基礎(chǔ)知識(shí)第1 章第7 章邏輯綜合與編程技術(shù)第9 章 有限狀態(tài)機(jī)及其設(shè)計(jì)第10 章基于FPGA
2011-03-03 15:47:130
0VHDL程序?qū)嵗?/a>
本書(shū)是數(shù)字電路電子設(shè)計(jì)自動(dòng)化(EDA)入門的工具書(shū)，其內(nèi)容主要包括：用 VHDL 設(shè)計(jì)的基本組合電路、時(shí)序電路、數(shù)字綜合電路、電路圖輸入法要領(lǐng)概述、實(shí)用VHDL語(yǔ)句等；附錄部分介紹了
2011-08-04 10:17:430
0VHDL語(yǔ)言要素
VHDL語(yǔ)言要素，大學(xué)EDA課程必備資料,在實(shí)際的應(yīng)用中,VHDL仿真器講INTEGER類型的數(shù)據(jù)作為有符號(hào)數(shù)處理,而綜合器將INTEGER作為無(wú)符號(hào)數(shù)處理. VHDL綜合器要求利用RANGE子句
2016-11-21 15:40:340
0關(guān)于ZYNQ HLS圖像處理加速總結(jié)的分享
HLS工具 以個(gè)人的理解，xilinx將HLS（高層次綜合）定位于更方便的將復(fù)雜算法轉(zhuǎn)化為硬件語(yǔ)言，通過(guò)添加某些配置條件HLS工具可以把可并行化的C/C++的代碼轉(zhuǎn)化為vhdl或verilog,相比于純?nèi)斯な褂?b class="flag-6" style="color: red">vhdl實(shí)現(xiàn)圖像算法，該工具綜合出的代碼的硬件資源占用可能較多。
2019-10-12 17:34:001961
1961
vhdl數(shù)碼管動(dòng)態(tài)掃描程序設(shè)計(jì)（四種設(shè)計(jì)方案）
本文為大家?guī)?lái)四種不同的vhdl數(shù)碼管動(dòng)態(tài)掃描程序設(shè)計(jì)。
2018-01-29 11:54:3116368
16368
基于VHDL語(yǔ)言和CPLD器件實(shí)現(xiàn)頻譜電平動(dòng)態(tài)顯示電路的設(shè)計(jì)
LED點(diǎn)陣顯示屏具有醒目、動(dòng)態(tài)效應(yīng)好、省電節(jié)能、亮度較高、用途廣等優(yōu)點(diǎn)，是現(xiàn)代 化城市的主要標(biāo)志之一。利用VHDL硬件描述語(yǔ)言設(shè)計(jì)了以CPLD器件為核心的控制電路, 在LED點(diǎn)陣屏上實(shí)現(xiàn)了音頻信號(hào)的頻譜型電平動(dòng)態(tài)顯示, 而且具有顯示模式多樣化、易編程 修改，顏色可變、動(dòng)態(tài)效果好等優(yōu)點(diǎn)。
2019-04-26 08:08:001933
1933
VHDL硬件描述語(yǔ)言入門教程資料免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是VHDL硬件描述語(yǔ)言入門教程資料免費(fèi)下載包括了：1. VHDL語(yǔ)言基礎(chǔ)，2. VHDL基本結(jié)構(gòu)，3. VHDL語(yǔ)句，4. 狀態(tài)機(jī)在VHDL中的實(shí)現(xiàn)，5. 常用電路VHDL程序，6. VHDL仿真，7. VHDL綜合
2019-04-08 08:00:0041
41在沒(méi)有綜合工具情況下，如何設(shè)計(jì)數(shù)字電路？
雖然在FPGA中，利用綜合工具來(lái)可以將VHDL或者Verilog代碼轉(zhuǎn)化成電路。但是作為FPGA工程師而言，在沒(méi)有綜合工具的情況下，如何設(shè)計(jì)出數(shù)字電路呢？如果已經(jīng)知道需要實(shí)現(xiàn)的功能的狀態(tài)機(jī)，如何將它轉(zhuǎn)化成數(shù)字電路呢？和設(shè)計(jì)出數(shù)字電路呢？
2020-06-17 16:33:382899
2899如何在VHDL中解決綜合工具使用轉(zhuǎn)化問(wèn)題
其措施能力超越了數(shù)字邏輯集成電路的范圍。而現(xiàn)有的EDA工具基本上只能支持VHDL的子集，特別是針對(duì)FPGA/CPLD器件進(jìn)行的不同的綜合工具，其綜合子集并非統(tǒng)一，不少初學(xué)者很難掌握。
2020-09-11 18:03:092236
2236
VHDL的參考手冊(cè)免費(fèi)下載
路徑綜合演示如何管理VHDL設(shè)計(jì)層次VHDL快速參考模擬（約束和不支持的構(gòu)造）ABEL-HDL用戶VHDL ABEL HDL語(yǔ)言參考（點(diǎn)擴(kuò)展）
2021-01-21 16:02:1332
32VHDL最經(jīng)典的參考指南資料免費(fèi)下載
VHDL黃金參考指南是一個(gè)緊湊的快速參考指南VHDL語(yǔ)言，其語(yǔ)法，語(yǔ)義，綜合和應(yīng)用程序的硬件設(shè)計(jì)?！?b class="flag-6" style="color: red">VHDL黃金參考指南》并不打算取代IEEE標(biāo)準(zhǔn)VHDL語(yǔ)言參考手冊(cè)。與該文檔不同的是，《黃金
2021-01-21 16:30:5431
31淺談條件語(yǔ)句的可綜合性
條件語(yǔ)句的可綜合性 HDL語(yǔ)言的條件語(yǔ)句與算法語(yǔ)言的條件語(yǔ)句，最大的差異在于： 1.不管條件：當(dāng)前輸入條件沒(méi)有對(duì)應(yīng)的描述，則該條件為不管條件（Don’t?Care）。對(duì)應(yīng)不管條件的信號(hào)稱為不管信號(hào)
2021-05-12 09:12:221558
1558
VHDL-AMS格式熱電聯(lián)合仿真
基于Simcenter Flotherm BCI-ROM技術(shù)，Simcenter Flotherm可以進(jìn)行3D電子產(chǎn)品以VHDL-AMS格式進(jìn)行電熱聯(lián)合仿真，同時(shí)電子產(chǎn)品數(shù)學(xué)熱模型可轉(zhuǎn)化為FMU格式
2021-08-13 09:25:591833
1833一種高動(dòng)態(tài)與低信噪比條件下的載波同步方法
電子發(fā)燒友網(wǎng)站提供《一種高動(dòng)態(tài)與低信噪比條件下的載波同步方法.pdf》資料免費(fèi)下載
2023-11-03 11:12:090
0loop指令執(zhí)行時(shí),隱含的寄存器是
當(dāng)執(zhí)行loop指令時(shí)，隱含的寄存器是CX寄存器。CX寄存器是循環(huán)計(jì)數(shù)器寄存器，它存儲(chǔ)了循環(huán)的迭代次數(shù)。 在匯編語(yǔ)言中，loop指令用于實(shí)現(xiàn)循環(huán)控制結(jié)構(gòu)。它的工作原理是將CX寄存器的值減1，并檢查CX
2024-02-14 16:15:00270
270arduino如何停止loop循環(huán)
或退出這個(gè)循環(huán)。本文將詳細(xì)介紹如何在Arduino中停止loop循環(huán)。 在Arduino中，可以通過(guò)使用一個(gè)布爾變量或條件語(yǔ)句來(lái)實(shí)現(xiàn)停止loop循環(huán)的功能。下面我們將逐步討論這些方法。 一、使用布爾變量停止loop循環(huán) 一種簡(jiǎn)單的方法是在loop循環(huán)的外部使用一個(gè)布爾變量來(lái)
2024-02-14 16:24:00761
761
工商網(wǎng)監(jiān)
評(píng)論