基于FPGA的次聲波合成的電路設計

基于FPGA的次聲波合成的電路設計

摘要：次聲波是頻率在10一～20Hz的波，在生物醫(yī)學、氣象學、軍事等領域有著廣泛應用前景，此頻段的信號無法通過天線直接發(fā)射。應用DDS原理產生2路相干超聲波，在空間干涉產生次聲波。主要完成了基于FPGA的DDS電路設計，并且完成了系統(tǒng)軟、硬件設計，通過Max+Plus11和Matlab的仿真表明該設計的原理正確、方案可行。

關鍵詞：次聲波；FPGA；DDS

次聲波是頻率在10-6～20 Hz之間的機械縱波。利用2個頻率不同的超聲波(頻率通常在2×104～5×108Hz范圍之間)在空間干涉組合可以形成次聲波。

　　目前，大多使用直接數(shù)字頻率合成(DDS)方法產生高頻波形。本文利用DDS原理，通過FPGA產生2個不同頻率的高頻信號，再經過換能器轉換成2路超聲波，在外部干涉合成次聲波。

1 DDS的基本原理和結構框圖

　　DDS(Direct Digital Synthesis)是從相位概念出發(fā)，將數(shù)字信號轉換成模擬信號來獲得所需波形的一種頻率合成技術。日前，使用最廣泛的是基于查找表(Look-Up-Table)結構的方法。圖1是DDS的基本原理圖。

　　DDS是由相位累加器(一個累加器、相位寄存器和加法器構成)、LUT(正弦查找表)、DAC(數(shù)／模轉換器)和LPF(低通濾波器)組成。該DDS系統(tǒng)的核心是相位累加器。

　　假設頻率控制字是M，相位累加器的長度為N。工作原理：每來一個時鐘fc，N位的相位寄存器以步長M增加。相位寄存器的輸出與相位控制字相加，然后輸入到正弦查詢表地址上。正弦查詢表包含一個周期正弦波的數(shù)字幅度信息，每個地址對應正弦波中0°～360°范圍的一個相位點。正弦查詢表把輸入的地址相位信息映射成正弦波幅度信號，驅動DAC，輸出模擬量。相位寄存器每經過2N／M個fc時鐘后回到初始狀態(tài)，相應地正弦查詢表經過一個循環(huán)回到起始位置。整個DDS系統(tǒng)輸出一個正弦波。
?

　　輸出頻率：fo=fcM／2N；
?

　　最小分辨率：△fmin=fc／2N。

　　由上面的公式可知，輸出頻率由頻率控制字M、相位累加器的長度N、時鐘fc決定。
?

　　由于DDS的輸出最大頻率受奈奎斯特抽樣定理的限制，所以fmax=fc／2。
?

　　2 次聲波合成基本原理
?

　　次聲波的合成主要需要產生兩個同相、頻率差小于20 Hz的高頻正弦波。
?

　　本文中，次聲波合成的基本框圖可由兩個DDS基本框圖構成。生成的高頻信號f0，f1通過外部換能器轉換成頻率差小于20 Hz的超聲波，經過干涉合成次聲波。如圖2所示。

　　3 用FPGA實現(xiàn)次聲波的合成
?

　　3.1 FPGA的內部結構

　　利用FPGA設計次聲波的合成電路，可以把波形信息存儲在ROM中，通過修改ROM中的波形數(shù)據(jù)來實現(xiàn)靈活的頻率和相位要求。

　　本文中，利用LPM(參數(shù)化模塊庫)，通過設置LPM模塊的參數(shù)，來滿足設計要求。圖3是調用LPM模塊設計的生成雙路高頻信號的核心電路。此電路由4個加法器(LPM-ADD-SUB)，2個寄存器(LPM-DFF)及2個ROM(LPM-ROM)組成。F1[N..0]，F(xiàn)2[N..0]為雙路高頻信號的頻率輸入控制字，CLK為同步時鐘，T1[M..0]，T2[M..0]為輸出，可以接到D／A轉換器上。由于本設計不需要相位調制，所以沒有使用相位輸入控制字。

　　3.2 外圍電路控制

　　圖4為FPGA的外部控制電路。