往往利用直流信號(hào)的直方圖確定A/D轉(zhuǎn)換系統(tǒng)的噪聲。由于系統(tǒng)中存在噪聲，ADC產(chǎn)生的編碼將在主值附近。編碼的分散性表示A/D轉(zhuǎn)換系統(tǒng)的噪聲信息。圖2中直方圖的標(biāo)準(zhǔn)偏差為0.664(相當(dāng)于16.6位的有效分辨率)，98.6%的編碼在前三個(gè)中心LSB之內(nèi)。本例中，標(biāo)準(zhǔn)偏差越小，系統(tǒng)噪聲越小。

單調(diào)模擬輸出的高速和高精度性能

高質(zhì)量DAC決定整個(gè)系統(tǒng)的輸出精度，對(duì)于任何控制系統(tǒng)都非常重要。幾項(xiàng)重要指標(biāo)決定模擬輸出的性能：

●積分非線性(INL)

●微分非線性(DNL)

●總不可調(diào)誤差(TUE)

●建立時(shí)間

任何實(shí)際的模擬輸出電路都有三種基本誤差：失調(diào)、增益誤差和非線性。在很多應(yīng)用中，可對(duì)失調(diào)和增益誤差進(jìn)行校準(zhǔn)，但非線性誤差的修正最為困難。所以，選擇具有高線性度的DAC非常重要。INL曲線顯示理想DAC輸出與DAC實(shí)際輸出之間的偏差，其中抵消失調(diào)和增益誤差。圖3所示為帶有放大器的MAX5316 16位DAC的INL曲線。從曲線可看出，實(shí)際輸出與理想輸出之間的最大偏差大約為12 LSB。

?

圖3. INL，-10V至+10V輸出范圍，20%過量程。

DAC的單調(diào)性非常重要。DAC編碼增大時(shí)，單調(diào)DAC的輸出始終增大或最壞也保持相同。如果在閉環(huán)控制系統(tǒng)中使用非單調(diào)DAC，負(fù)反饋可能變?yōu)檎答仭４送?，根?jù)控制理論，正反饋系統(tǒng)是不穩(wěn)定的。為了確定DAC是否為單調(diào)，觀察其DNL曲線。DNL誤差是實(shí)際步長(zhǎng)與1 LSB理想值之差。步長(zhǎng)意味著兩個(gè)相鄰數(shù)字輸入編碼之間的輸出電壓差。圖4所示為帶放大器的MAX5316的DNL曲線。對(duì)于單調(diào)的模擬輸出，DNL曲線上的所有點(diǎn)必須大于-1 LSB。

?

圖4. DNL，-10V至+10V輸出范圍，20%過量程。

總不可調(diào)誤差(TUE)曲線顯示實(shí)際輸出電壓相對(duì)于理想輸出電壓的誤差，以滿幅百分比表示。圖5所示為帶放大器的MAX5316的TUE曲線。本例中，最大輸出誤差為滿幅的0.054%。

?

圖5. 總不可調(diào)輸出誤差，-10V至+10V輸出范圍，20%過量程。

最后，建立時(shí)間是從更新DAC輸出命令到輸出達(dá)到指標(biāo)范圍內(nèi)的規(guī)定值之間的時(shí)間間隔。建立時(shí)間受DAC和放大器擺率以及放大器過沖和振鈴的影響。例如，在MAXREFDES71參考設(shè)計(jì)中，電壓輸出穩(wěn)定至2 LSB之內(nèi)只需17μs。

形成閉環(huán)

兩個(gè)新型子系統(tǒng)參考設(shè)計(jì)滿足“不妥協(xié)”閉環(huán)工廠環(huán)境要求。MAXREFDES71#(圖6)和MAXREFDES32#子系統(tǒng)具有足夠的靈活性，滿足使用電壓或電流信號(hào)的低速和高速閉環(huán)系統(tǒng)。這些子系統(tǒng)使用兩片高速、高精度和低噪聲ADC (MAX11166)和DAC (MAX5316)。400ksps 16位輸入通道和高速16位輸出通道支持±10V和±20mA信號(hào)，再加上20%裕量。集成多種其他高精度和高速元件，集成了電源以及600VRMS數(shù)據(jù)隔離。MAXREFDES32與MAXREFDES71完全相同，只是采用反激轉(zhuǎn)換器產(chǎn)生隔離電源。兩款設(shè)計(jì)連接至FMC兼容現(xiàn)場(chǎng)可編程門陣列(FPGA)/微控制器開發(fā)板。

?

圖6. MAXREFDES71子系統(tǒng)方框圖。

此處所示的所有數(shù)據(jù)均由MAXREFDES71#參考設(shè)計(jì)電路板產(chǎn)生。現(xiàn)在，設(shè)計(jì)者可利用比以往更快的高質(zhì)量模擬輸入和輸出構(gòu)建新型閉環(huán)工業(yè)系統(tǒng)。并且顯而易見，更可靠、更高精度的閉環(huán)系統(tǒng)有助于保證工業(yè)4.0工廠的效率和正常運(yùn)轉(zhuǎn)。