然而，解決方案似乎顯而易見，即是將專用型硬件的使用降至最小，并且以SDR取而代之，盡可能的執(zhí)行和管理大部分的發(fā)射與接收功能。現(xiàn)今的高性能、低功率處理器(包含F(xiàn)PGA在內(nèi))以及它們高速執(zhí)行復(fù)雜算法則的能力，已經(jīng)讓實時執(zhí)行方案得以實現(xiàn)。

但是上述解決方案有一項挑戰(zhàn)，畢竟要針對接收器與發(fā)射器訊號路徑設(shè)計寬帶模擬電路是相當(dāng)困難的；因此大部分的寬帶SDR會使用一組重迭、并聯(lián)的模擬通道，其分別針對總體波段中的特定部分予以優(yōu)化，并具有能夠和每個區(qū)段中所需訊號匹配的帶寬，雖然這種方法在技術(shù)上頗具效率，但是它需要大量的硬件、印刷電路板空間、電力，以及必然的成本。

這就是Epiq Solutions在開發(fā)最新的SDR單元--Maveriq多信道可組態(tài)重設(shè)RF收發(fā)器時所面臨的挑戰(zhàn)(圖4)，該收發(fā)器結(jié)合了多重RF收發(fā)器先進(jìn)平臺、記錄數(shù)據(jù)的固態(tài)硬盤(SSD)、執(zhí)行Linux的內(nèi)建Intel x86 CPU，以及使用于高速數(shù)據(jù)存取的Gigabit以太網(wǎng)絡(luò)接口。

?

圖4　Maveriq多通道可組態(tài)重設(shè)RF收發(fā)器

該裝置以小巧的機(jī)體提供強(qiáng)大的SDR能力，并且涵蓋了100MHz-6GHz的調(diào)整范圍。身為設(shè)計者與建構(gòu)者，該公司對于作為關(guān)鍵任務(wù)應(yīng)用裝置的可組態(tài)重設(shè)無線電系統(tǒng)的目標(biāo)，便是提供比目前的Matchstiq SDR具備更強(qiáng)而有力的多通道版本。

盡管具有先進(jìn)的特點與能力，Maveriq卻是一款可攜式的低功率平臺，不同于先前的解決方案需要大量而且繁重的硬件組態(tài)設(shè)定，Maveriq結(jié)合了隨時可運作的專門軟件應(yīng)用程序的函式庫，可以立即應(yīng)用于解決具挑戰(zhàn)性的訊號處理需求，包含對來自于基地臺與移動電話的蜂巢式無線電訊號的掃描與譯碼，將寬帶RF記錄到內(nèi)部硬盤當(dāng)中與RF重放，以及執(zhí)行2×2多重輸入多重輸出(MIMO)波形。

Epiq的工程師之所以能夠?qū)⒃S多的性能集結(jié)在一個小巧而且低功率的單元中，其所仰賴的就是亞德諾(ADI)的新IC--AD9361 RF捷變收發(fā)器，該組件乃是針對SDR應(yīng)用領(lǐng)域所特別量身打造的。依據(jù)Epiq的執(zhí)行長與系統(tǒng)架構(gòu)師John Orlando表示，AD9361提供了必要的RF彈性與整合性，使該公司得以實現(xiàn)次世代的SDR平臺。

這款10×10毫米(mm)芯片等級的組件具有雙重獨立信道，如圖5所示，帶寬可以在200kHz-56MHz間調(diào)整，12位的模擬/數(shù)字(A/D)與數(shù)字/模擬(D/A)轉(zhuǎn)換器也能夠以高達(dá)61.44Msps的速度運作，并具備其他在建構(gòu)橫跨70MHz-6GHz之訊號鏈時所必須的特點與性能。

?

圖5　RF的捷變收發(fā)器IC方塊圖

關(guān)鍵性的作業(yè)參數(shù)都是用戶可以在作業(yè)中調(diào)整的，藉以和應(yīng)用裝置之需求達(dá)成優(yōu)化的匹配；使用上述組件可以降低整個模擬前端(AFE)的總體基底尺寸，同時又可以使這種設(shè)計的功率耗損維持在1瓦的區(qū)間內(nèi)，而保持在產(chǎn)品電力預(yù)算內(nèi)是相當(dāng)重要的。

整個Maveriq單元，如圖6所示，藉由一對AD9361支持2×2 MIMO或是四通道接收器組態(tài)設(shè)定，可具100MHz-6GHz的RF調(diào)節(jié)范圍、1kHz的步進(jìn)大小，以及2毫秒(msec)的調(diào)節(jié)時間，并包含一組具有1PPS性能的整合式全球衛(wèi)星定位系統(tǒng)(GPS)接收器，而高達(dá)1TB的內(nèi)部SSD則可支持100+MB/sec的數(shù)據(jù)持續(xù)記錄，以及用來鏈接至外部系統(tǒng)的Gigabit以太網(wǎng)絡(luò)。

?

圖6　Maveriq單元的簡化版系統(tǒng)方塊圖

處理功能的中心為執(zhí)行Linux的雙核心Intel x86 CPU，再加上負(fù)責(zé)訊號處理任務(wù)的FPGA，以及運行時可加載/可執(zhí)行的軟件應(yīng)用程序，而這些全都能夠針對客戶應(yīng)用而以現(xiàn)有的軟件開發(fā)工具包支持。整個單元的尺寸為9.1×6.6×1.7(23×16.7×4.3cm)，重量為1.9磅(0.9公斤)，功耗15W(依據(jù)FPGA與I/O使用量而定)。

當(dāng)然，若沒有適合的RF性能其處理能力也會不足。該接收器具有低于8dB的典型噪聲系數(shù)，以及10dBm的典型IIP3。發(fā)射端性能參數(shù)(像是帶寬、調(diào)整、以及速度等)與接收端的數(shù)字相互搭配，輸出功率為+5dBm。

AD9361 IC是此項設(shè)計中具有關(guān)鍵性的推手，然而額外的改善也具有同等的重要性，如特定的應(yīng)用裝置須要將延伸RF性能下降至20MHz范圍以及更低，而這已經(jīng)超過了AD9361所能到達(dá)的范圍。此外，RF組件(像是能夠下降至20MHz運作的低噪聲放大器)的挑選可能也會是一項挑戰(zhàn)，特別是對于尺寸與功率有所限制的設(shè)計而言。