真實的多顆 GPS 衛(wèi)星信號在空間合成, 而模擬的GPS 衛(wèi)星信號在數(shù)字域?qū)崿F(xiàn)疊加合成。采用地址發(fā)生器產(chǎn)生12 顆衛(wèi)星的特征碼, 分別與對應的導航電文進行疊加, 合成的基帶信號通過正交射頻調(diào)制,調(diào)制為L1 頻點1.575 GHz 的射頻信號。

而 GPS 衛(wèi)星信號模擬源采用圖2 所示方案。采用SD 卡存儲導航電文和觀測數(shù)據(jù)文件。在系統(tǒng)工作時, FPGA 讀取SD 卡的數(shù)據(jù), 按圖1 所示的流程產(chǎn)生衛(wèi)星的基帶信號, 多顆星的基帶信號經(jīng)數(shù)字合成后,送至DA 變?yōu)槟M信號, 再進行正交射頻調(diào)制獲得L1 頻點的射頻信號。

?

?

當系統(tǒng)需要更新數(shù)仿文件時, 則通過TCP/IP 接口對SD 卡進行讀寫操作, 實現(xiàn)SD 卡中的文件更新。

數(shù)據(jù)文件格式
GPS 信號模擬的目的是使GPS 接收機通過接收模擬的信號正常工作, 實現(xiàn)定位解算。而GPS 信號是由多顆不斷運行的GPS 衛(wèi)星實時發(fā)射產(chǎn)生的。為了實現(xiàn)GPS 信號模擬, 首先需要設定用戶軌跡、建立GPS 衛(wèi)星軌道模型和信號傳輸模型, 運算量較大。因此采用離線運算的方法, 先在高性能計算機上進行仿真計算, 再將計算得到文件保存下來。GPS 模擬器通過讀取該文件, 實現(xiàn)GPS 信號的仿真。這種方法的好處在于為模擬器節(jié)省了大量的資源, 有利于降低成本和體積。

為了讓接收機實現(xiàn)定位, 必須要提供4 顆以上的GPS 衛(wèi)星信號; 仿真了12 顆GPS 衛(wèi)星的數(shù)據(jù), 仿真數(shù)據(jù)主要包括導航電文和觀測數(shù)據(jù)。導航電文格式為300 bit, 占40 字節(jié), 剩余20 bit 空; 觀測數(shù)據(jù)則根據(jù)設定的位置和衛(wèi)星星歷產(chǎn)生, 模擬固定位置接收機產(chǎn)生的偽距變換, 20 ms 更新一次, 為了實現(xiàn)偽距的連續(xù)變化, 觀測數(shù)據(jù)中還包含偽距速度和加速度, 便于信號產(chǎn)生過程中的插值。

GPS 導航電文速率為50 bps, 300 bit 為一子幀, 一子幀為6 s。一幀包含5 子幀, 共1 500 bit, 歷時30 s。一超幀則包含25 幀, 37.5 k, 歷時12.5 min。由于GPS 電文每兩小時更新一次, 則2 h 需存儲的導航電文約為 375 k; 12 顆星的導航電文為4.5 M。

觀測數(shù)據(jù)則為20 ms 更新一次, 單顆星的觀測數(shù)據(jù)為40 個字節(jié), 一個觀測數(shù)據(jù)包有12 顆星, 共4 288 bit; 則2 h 的數(shù)據(jù)量為4 288×50×7 200=1 543680 000 bit, 約1.5 G。因此, 采用2 G 的SD 卡可完成上述數(shù)據(jù)容量的要求。

硬件設計

GPS 信號模擬源的設計采用高速基帶數(shù)字合成技術和正交中頻、射頻調(diào)制技術。多顆衛(wèi)星信號以數(shù)字形式在高性能軟件無線電處理平臺上計算并合成, 有效提高系統(tǒng)通道間的一致性, 消除了衛(wèi)星通道間的誤差, 也消除了內(nèi)部時間誤差, 確保了高精度。該方案與射頻合成方案相比增加了軟件無線電數(shù)字部分設計的難度, 使得偽距控制精度、多普勒變化和幅度等均在數(shù)字部分計算, 簡化了射頻設計,避免了由射頻群時延不一致產(chǎn)生的通道間誤差和衛(wèi)星間的鐘差, 且數(shù)值計算、鐘差可控, 有效保證了系統(tǒng)的設計指標。信號模擬源方案原理如圖4 所示。GPS信號模擬源采用基帶加射頻的單元模塊化結(jié)構設計。

?

?

GPS 信號模擬算法對數(shù)據(jù)處理率有較高的要求,然而通過分析延時算法, 這樣龐大的計算量實際上只是簡單的乘累加(MAC) 的流水操作, 其算法結(jié)構中并無復雜的數(shù)學運算(如正余弦、指數(shù)、對數(shù)等) ,可以說其運算結(jié)構是相對比較簡單的, 所以考慮采用FPGA 芯片。而目前FPGA 的功能也日益增強, 內(nèi)嵌于FPGA 的硬核與基本邏輯構建的軟核也不斷增強了FPGA 作為通用信號處理芯片的能力。通過綜合考慮, 最終選擇了用XILINX 公司的XC4VSX35作為主處理芯片。該芯片是XILINX 公司2005 推出的一款專門為數(shù)字信號處理而設計的高端FPGA, 其可編程數(shù)字信號處理模塊XtremeDSP48 在?12 的速度等級上最高性能為500 MHz。

基帶單元設計采用1 片Xilinx 高性能FPGAXC4VSX35 來完成。XC4VSX35 主要完成以下任務:1) 從SD 卡讀入導航電文和觀測數(shù)據(jù); 2) 多星數(shù)據(jù)的分配; 3) 多星信號的精密延遲和動態(tài)特性控制;4) 多星信號的數(shù)字合成。設計上可完成12 顆星I 路的導航信號產(chǎn)生。