電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開(kāi)發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
如何使用Verilog硬件描述語(yǔ)言描述時(shí)序邏輯電路？
時(shí)序邏輯電路的特點(diǎn)是輸出信號(hào)不僅與電路的輸入有關(guān)，還與電路原來(lái)的狀態(tài)有關(guān)。...
2023-09-17 標(biāo)簽：FPGA設(shè)計(jì)反相器D觸發(fā)器時(shí)序邏輯電路CLK 4503
為什么說(shuō)Vivado是基于IP的設(shè)計(jì)？
Vivado是Xilinx公司2012年推出的新一代集成開(kāi)發(fā)環(huán)境，它強(qiáng)調(diào)系統(tǒng)級(jí)的設(shè)計(jì)思想及以IP為核心的設(shè)計(jì)理念，突出IP核在數(shù)字系統(tǒng)設(shè)計(jì)中的作用。...
2023-09-17 標(biāo)簽：FPGA設(shè)計(jì)寄存器C語(yǔ)言RTLVivado 3301
原理圖都包含哪些信息？我們?cè)撊绾慰炊韴D呢？
你可能會(huì)說(shuō)，開(kāi)發(fā)板都有用戶手冊(cè)，看用戶手冊(cè)就可以。然而，我要告訴你，用戶手冊(cè)也是基于原理圖整理出來(lái)的，難免出現(xiàn)人為錯(cuò)誤。...
2023-09-17 標(biāo)簽：低通濾波器FPGA芯片PWM信號(hào)SRAM存儲(chǔ)器FPGA芯片PWM信號(hào)SRAM存儲(chǔ)器低通濾波器電壓轉(zhuǎn)換器 12143
FPGA的引腳是如何命名的？引腳是如何分布的？
FPGA的引腳排布在芯片背面，以EGO1板載芯片XC7A35T-1CSG324C 為例，下圖中每個(gè)小格代表一個(gè)引腳，共有18行18列，共324個(gè)引腳。...
便攜式FPGA實(shí)驗(yàn)平臺(tái)EGO1介紹
板載芯片：該平臺(tái)板載了Xilinx 28nm工藝的Artix-7系列FPGA芯片，型號(hào)為XC7A35T-1CSG324C。...
2023-09-17 標(biāo)簽：電位器數(shù)碼管FPGA芯片SRAM存儲(chǔ)器Type-C接口 11040
等效時(shí)間采樣原理及基于FPGA的實(shí)現(xiàn)
經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ)，以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集，根據(jù)奈奎斯特定理， 采樣頻率必須為信號(hào)頻率的2 倍以上，但在電阻抗多...
2023-09-15 標(biāo)簽：FPGAadc數(shù)據(jù)采集fifoadcADCfifoFPGA數(shù)據(jù)采集等效時(shí)間采樣 3906
介紹一種IP控制信號(hào)的處理方式
在ASIC/FPGA項(xiàng)目中，我們會(huì)用到很多IP，其中有很多IP存在內(nèi)部控制信號(hào)以及內(nèi)部狀態(tài)信號(hào)。...
2023-09-15 標(biāo)簽：FPGA控制器FPGA設(shè)計(jì)PCIe接口CSRFPGAFPGA設(shè)計(jì)MuxPCIe接口控制器控制器 2013
什么是FPGA？FPGA現(xiàn)場(chǎng)可編程門陣列的綜合指南
現(xiàn)場(chǎng)可編程門陣列 (FPGA) 是可以在制造后進(jìn)行編程和重新編程以實(shí)現(xiàn)數(shù)字邏輯功能的半導(dǎo)體器件。...
2023-09-14 標(biāo)簽：鎖相環(huán)VHDL語(yǔ)言觸發(fā)器FPGA器件數(shù)字信號(hào)處理器 2041
怎樣使用萊迪思FPGA應(yīng)對(duì)后量子安全環(huán)境呢？
隨著量子計(jì)算的興起，創(chuàng)新的新時(shí)代即將到來(lái)。這項(xiàng)新興技術(shù)通過(guò)融合計(jì)算機(jī)科學(xué)、物理學(xué)和數(shù)學(xué)的各個(gè)方面來(lái)利用量子力學(xué)定律，快速解決經(jīng)典計(jì)算模型難以處理的復(fù)雜問(wèn)題。...
2023-09-14 標(biāo)簽：FPGA人工智能加密算法機(jī)器學(xué)習(xí)量子計(jì)算 1627
請(qǐng)問(wèn)如何將C語(yǔ)言算法移植到FPGA上？
確定算法：首先，你需要確保要移植的C語(yǔ)言算法是合適的。FPGA適合并行計(jì)算和高度可定制的應(yīng)用。因此，你需要選擇一個(gè)適合FPGA實(shí)現(xiàn)的算法。...
2023-09-12 標(biāo)簽：FPGA設(shè)計(jì)VHDL語(yǔ)言C語(yǔ)言FPGA芯片Vivado 3210
談?wù)剮追N芯片設(shè)計(jì)增加代碼復(fù)用性的方法
很多芯片在設(shè)計(jì)之初，就已經(jīng)考慮如何增加代碼的復(fù)用性，盡量減少工作量，降低錯(cuò)誤概率。...
2023-09-12 標(biāo)簽：FPGA加速器芯片設(shè)計(jì)RTLASIC芯片 2050
FPGA實(shí)現(xiàn)SATA協(xié)議的設(shè)計(jì)步驟
SATA 于 2000 年發(fā)布，與早期的 PATA 接口相比具有多種優(yōu)勢(shì)，例如減小了電纜尺寸和成本（40 或 80 根減小到 7 根導(dǎo)線）、本機(jī)熱插拔、通過(guò)更高的信號(hào)傳輸速率實(shí)現(xiàn)更快的數(shù)據(jù)傳輸，并通過(guò)（可選...
2023-09-11 標(biāo)簽：FPGA控制器SATAFPGASATASERDES接口控制器控制器硬盤驅(qū)動(dòng)器 2786
聊聊寄存器被優(yōu)化的2種情況
在項(xiàng)目初期，在使用FPGA工具quartus或者vivado生成版本燒入開(kāi)發(fā)板進(jìn)行調(diào)試時(shí)（DC開(kāi)啟優(yōu)化選項(xiàng)后同樣會(huì)優(yōu)化掉寄存器），我們有時(shí)會(huì)發(fā)現(xiàn)部分寄存器被優(yōu)化掉了，今天簡(jiǎn)單聊聊被優(yōu)化的幾種情況...
2023-09-08 標(biāo)簽：FPGA驅(qū)動(dòng)器寄存器CSRVivado 3555
如何在FPGA上快速搭建以太網(wǎng)？
LWIP 是使用裸機(jī)設(shè)計(jì)以太網(wǎng)的良好起點(diǎn)，在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細(xì)的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確定底層硬件設(shè)計(jì)是否正確。...
2023-09-08 標(biāo)簽：FPGAFPGA設(shè)計(jì)以太網(wǎng)DDRTCLLwIP 2606
FPGA數(shù)字圖像顯示原理與實(shí)現(xiàn)設(shè)計(jì)
視頻圖像經(jīng)過(guò)數(shù)十年的發(fā)展，已形成了一系列的規(guī)范，以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。...
2023-09-06 標(biāo)簽：FPGA設(shè)計(jì)VGAType-C接口FPGA設(shè)計(jì)Type-C接口VGA同步控制器編解碼芯片 1663
FPGA數(shù)字圖像處理的基礎(chǔ)知識(shí)
數(shù)字圖像** (Digital Image)，是計(jì)算機(jī)視覺(jué)與圖像處理的基礎(chǔ)，區(qū)別于模擬圖像...
2023-09-06 標(biāo)簽：FPGARGB數(shù)字圖像處理計(jì)算機(jī)視覺(jué)CMOS圖像傳感器 2730
采用單芯片加密設(shè)計(jì)流程的PolarFire FPGA器件
安全當(dāng)前已成為各垂直市場(chǎng)所有設(shè)計(jì)的當(dāng)務(wù)之急。今天，有進(jìn)一步證據(jù)向系統(tǒng)架構(gòu)師和設(shè)計(jì)人員證明，使用Microchip Technology Inc.（美國(guó)微芯科技公司）的PolarFire? FPGA 可有力保障通信、工業(yè)、航空...
2023-09-05 標(biāo)簽：FPGA設(shè)計(jì)加速器單芯片DPA生成器 2243
clock-gating的綜合實(shí)現(xiàn)
在ASIC設(shè)計(jì)中，項(xiàng)目會(huì)期望設(shè)計(jì)將代碼寫(xiě)成clk-gating風(fēng)格，以便于DC綜合時(shí)將寄存器綜合成clk-gating結(jié)構(gòu)，其目的是為了降低翻轉(zhuǎn)功耗。...
2023-09-04 標(biāo)簽：寄存器IC設(shè)計(jì)ASIC設(shè)計(jì)RTLCLK 3303
在模塊化設(shè)計(jì)過(guò)程中編寫(xiě)testbench并仿真的方法介紹
?在開(kāi)始設(shè)計(jì)前，根據(jù)設(shè)計(jì)劃分好各功能模塊（為了敘述方便，這里以對(duì)“FPGA數(shù)字信號(hào)處理（十三）鎖相環(huán)位同步技術(shù)的實(shí)現(xiàn)”中設(shè)計(jì)的系統(tǒng)仿真為例）。...
2023-09-04 標(biāo)簽：鎖相環(huán)FPGA設(shè)計(jì)仿真器DDCVivado 3357
ASIC和FPGA到底選哪個(gè)好？?jī)烧叩牧鞒逃惺裁磪^(qū)別？
ASIC (Application Specific Integrated Circuit)，即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。...
2023-09-02 標(biāo)簽：FPGA設(shè)計(jì)存儲(chǔ)器ASIC芯片PCIe接口Verilog語(yǔ)言 2606
晶圓的另一面：背面供電領(lǐng)域的最新發(fā)展研究
在我從事半導(dǎo)體設(shè)備的職業(yè)生涯之初，晶圓背面是個(gè)麻煩問(wèn)題。當(dāng)時(shí)發(fā)生了一件令我記憶深刻的事：在晶圓傳送的過(guò)程中，幾片晶圓從機(jī)器人刀片上飛了出來(lái)。...
2023-08-31 標(biāo)簽：FPGA半導(dǎo)體DRAM芯片TSV技術(shù)DRAM芯片FPGATSV技術(shù)半導(dǎo)體隨機(jī)存取存儲(chǔ)器 1858
實(shí)際底層的RAM尺寸到底是多少呢？就是32x119嗎？
在ASIC設(shè)計(jì)中，我們使用FIFO或者RAM的時(shí)候經(jīng)常會(huì)用到校驗(yàn)位，例如奇偶校驗(yàn)或者ECC（海明碼）校驗(yàn)，當(dāng)然，也有可能不使用任何校驗(yàn)位。...
2023-08-31 標(biāo)簽：RAMASIC設(shè)計(jì)FIFO存儲(chǔ)ASIC設(shè)計(jì)ECCFIFO存儲(chǔ)RAM 2057
晶心科技A25內(nèi)核及AE350外設(shè)子系統(tǒng)成功集成到高云半導(dǎo)體的GW5AST-138FPGA 中
2023 年 8 月 29 日，RISC-V 聯(lián)盟成員，業(yè)內(nèi)知名的高性能低功耗 32/64-bit RISC-V 內(nèi)核供應(yīng)商晶心科技宣布其 A25 內(nèi)核及 AE350 外設(shè)子系統(tǒng)成功集成到高云半導(dǎo)體的 GW5AST-138 FPGA 中。這是首次完整的 RISC...
2023-08-30 標(biāo)簽：FPGA軟件開(kāi)發(fā)晶心科技高云半導(dǎo)體 4726
IC行業(yè)，流片經(jīng)歷重要嗎？
對(duì)于已經(jīng)工作的工程師來(lái)說(shuō)，包含流片環(huán)節(jié)才算是一個(gè)完整的芯片項(xiàng)目。只有完成流片，才能將芯片投入生產(chǎn)，滿足市場(chǎng)需求。...
2023-08-30 標(biāo)簽：IC設(shè)計(jì)芯片設(shè)計(jì)ASIC芯片ASIC芯片IC設(shè)計(jì)基帶芯片芯片設(shè)計(jì) 2045
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
