電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專(zhuān)欄，內(nèi)容有fpga培圳資料、FPGA開(kāi)發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
什么是數(shù)字中頻？FPGA怎么實(shí)現(xiàn)數(shù)字中頻？
數(shù)字中頻顧名思義，是指一種中間頻率的信號(hào)形式。中頻是相對(duì)于基帶信號(hào)和射頻信號(hào)來(lái)講的，中頻可以有一級(jí)或多級(jí)，它是基帶和射頻之間過(guò)渡的橋梁。 如圖1所示，中頻部分用數(shù)字方式來(lái)實(shí)...
FPGA零基礎(chǔ)之Vivado-超聲波驅(qū)動(dòng)設(shè)計(jì)
聲音是我們?nèi)粘Ｉ钪胁豢扇鄙俚囊环N信號(hào)，在傳遞信息的同時(shí)，也在生活中的各個(gè)領(lǐng)域有較多的應(yīng)用。...
2023-10-18 標(biāo)簽：驅(qū)動(dòng)器FPGA設(shè)計(jì)接收器超聲波Vivado 1676
基于VHDL語(yǔ)言用FPGA制作SPI-ASI接口轉(zhuǎn)換器
本文在分析ASI發(fā)送系統(tǒng)機(jī)理的基礎(chǔ)之上，提出一種使用FPGA完成ASI發(fā)送系統(tǒng)的實(shí)現(xiàn)方案，并使用VHDL語(yǔ)言在Altara的FPGA上實(shí)現(xiàn)了硬件電路。 1 引言 在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的...
2023-10-18 標(biāo)簽：FPGASPIASIvhdlASIFPGASPIvhdl接口轉(zhuǎn)換器 3758
如何在FPGA設(shè)計(jì)環(huán)境中加入時(shí)序約束？
在給FPGA做邏輯綜合和布局布線時(shí)，需要在工具中設(shè)定時(shí)序的約束。通常，在FPGA設(shè)計(jì)工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的...
2023-10-12 標(biāo)簽：FPGAFPGA設(shè)計(jì)時(shí)鐘時(shí)序約束 2254
FPGA設(shè)計(jì)之Verilog中clk為什么要用posedge而不用negedge？
Verilog是一種硬件描述語(yǔ)言，用于描述數(shù)字電路的行為和特性。在Verilog中，時(shí)鐘信號(hào)（clk）和線路是非常重要的，它用于同步電路中的各個(gè)模塊，確保它們?cè)谕粫r(shí)刻執(zhí)行。...
2023-10-10 標(biāo)簽：同步電路FPGA芯片時(shí)鐘信號(hào)CLKVerilog語(yǔ)言 7402
如何使用Power Design Manager(PDM)進(jìn)行功耗評(píng)估？
在基于FPGA和 SoC器件的產(chǎn)品設(shè)計(jì)過(guò)程中，從器件選擇到系統(tǒng)級(jí)電源設(shè)計(jì)、散熱設(shè)計(jì)，電源功率估算對(duì)于設(shè)計(jì)方案確定至關(guān)重要；早...
2023-10-08 標(biāo)簽：電源設(shè)計(jì)FPGA設(shè)計(jì)PDMVivado 3900
FPGA設(shè)計(jì)中的模塊化設(shè)計(jì)
模塊化設(shè)計(jì)是FPGA設(shè)計(jì)中一個(gè)很重要的技巧，它能夠使一個(gè)大型設(shè)計(jì)的分工協(xié)作、仿真測(cè)試更加容易，代碼維護(hù)或升級(jí)也更加便利。...
2023-10-07 標(biāo)簽：FPGA設(shè)計(jì)CLK 2517
FPGA排序-冒泡排序(Verilog版)介紹
仍然以8個(gè)8bit的數(shù)為例來(lái)介紹冒泡排序，因此數(shù)據(jù)的輸入和輸出位寬均為64bit(8*8bit)，使用valid信號(hào)來(lái)標(biāo)識(shí)數(shù)據(jù)有效，整個(gè)實(shí)現(xiàn)采用流水線的方式。...
萊迪思推出首款集成USB的小型嵌入式視覺(jué)FPGA
業(yè)界首款擁有硬核USB的人工智能&嵌入式視覺(jué)應(yīng)用FPGA，拓展小型、低功耗FPGA產(chǎn)品系列...
2023-09-27 標(biāo)簽：FPGA視覺(jué)傳感器PHYMIPIFPGAMIPIPHYUSB控制器視覺(jué)傳感器 1189
FPGA實(shí)現(xiàn)Cordic算法求解arctanθ
由于在項(xiàng)目中需要使用的MPU6050，進(jìn)行姿態(tài)解算，計(jì)算中設(shè)計(jì)到arctan 和 sqr(x*2 + y * 2),這兩部分的計(jì)算，在了解了一番之后，發(fā)現(xiàn)Cordic算法可以很方便的一次性求出這兩個(gè)這兩部分的計(jì)算。...
2023-09-27 標(biāo)簽：FPGA存儲(chǔ)器Verilog語(yǔ)言CORDIC算法FPGAVerilog語(yǔ)言姿態(tài)解算存儲(chǔ)器 3839
如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢？
FPGA項(xiàng)目開(kāi)發(fā)的過(guò)程中，需要完成設(shè)計(jì)代碼開(kāi)發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作，在這個(gè)過(guò)程中，許多操作雖然必不可少但是步驟是重復(fù)的。...
2023-09-27 標(biāo)簽：FPGAFPGA設(shè)計(jì)仿真仿真器RTLGUIpythonVivado 2452
利用 FPGA 快速路徑構(gòu)建高性能、高能效邊緣 AI 應(yīng)用
作者：Stephen Evanczuk 對(duì)于希望在邊緣的推理處理器上實(shí)施人工智能 （AI）算法的設(shè)計(jì)人員來(lái)說(shuō)，他們正不斷面臨著降低功耗并縮短開(kāi)發(fā)時(shí)間的壓力，即使在處理需求不斷增加的情況下也是如此。...
2023-10-03 標(biāo)簽：FPGA嵌入式物聯(lián)網(wǎng)AI 2305
FPGA浮點(diǎn)IP內(nèi)核究竟有哪些優(yōu)勢(shì)呢？
最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同...
2023-09-25 標(biāo)簽：dspFPGA設(shè)計(jì)MATLAB仿真數(shù)字信號(hào)處理器dspFPGA設(shè)計(jì)MATLAB仿真乘法器數(shù)字信號(hào)處理器 1700
基于FPGA做的開(kāi)源示波器/邏輯分析儀/頻譜儀/波形發(fā)生器設(shè)計(jì)
ScopeFun是一款經(jīng)濟(jì)實(shí)惠、開(kāi)源、一體化的儀器平臺(tái)。...
2023-09-25 標(biāo)簽：示波器USB接口FFTFFTMSPSUSB接口任意波形發(fā)生器示波器 2914
求一種基于FPGA時(shí)間數(shù)字轉(zhuǎn)換(TDC)設(shè)計(jì)方案
時(shí)間數(shù)字轉(zhuǎn)換(Time-to-Digital Converter,TDC)是一種用來(lái)測(cè)量時(shí)間的電路，它將連續(xù)的時(shí)間信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，從而實(shí)現(xiàn)時(shí)間測(cè)量的數(shù)字化。...
2023-09-22 標(biāo)簽：FPGAFPGA設(shè)計(jì)寄存器時(shí)鐘TDC時(shí)鐘信號(hào)FPGAFPGA設(shè)計(jì)TDC寄存器時(shí)鐘時(shí)鐘信號(hào)時(shí)鐘相移 6612
BGA如何快速在4個(gè)Ball之間均勻布孔扇出呢？
BGA扇出是EDA工程師的一項(xiàng)基本功，在布局完成后，先將BGA的Ball進(jìn)行打孔扇出，然后分層和4個(gè)方向?qū)GA內(nèi)部信號(hào)線引出到外部空間...
2023-09-22 標(biāo)簽：PCB板FPGA設(shè)計(jì)DRCEDA設(shè)計(jì)BGA封裝DRCEDA設(shè)計(jì)FPGA設(shè)計(jì)PCB板 8365
如何實(shí)現(xiàn)一種基于FPGA全數(shù)字高碼率QPSK調(diào)制設(shè)計(jì)？
調(diào)制信號(hào)的符號(hào)速率達(dá)到500Mbps，根據(jù)奈奎斯特采樣定理，DA的采樣頻率采用2Gbps。...
2023-09-22 標(biāo)簽：濾波器FPGA設(shè)計(jì)調(diào)制解調(diào)器QPSKMATLAB仿真 3606
基于單光子探測(cè)的時(shí)間相關(guān)計(jì)數(shù)TCSPC設(shè)計(jì)實(shí)現(xiàn)
TCSPC時(shí)間相關(guān)單光子計(jì)數(shù)技術(shù)是一種成熟且通用的單光子計(jì)數(shù)技術(shù)，是一種功能強(qiáng)大的分析方法，目前廣泛應(yīng)用于熒光壽命測(cè)量、時(shí)間分辨光譜、熒光壽命成像、飛行時(shí)間測(cè)量等眾多領(lǐng)域，尤其...
2023-09-22 標(biāo)簽：FPGA設(shè)計(jì)存儲(chǔ)器數(shù)字轉(zhuǎn)換器上位機(jī)FPGA設(shè)計(jì)上位機(jī)上位機(jī)單光子探測(cè)器存儲(chǔ)器數(shù)字轉(zhuǎn)換器 9468
信號(hào)完整性的信號(hào)帶寬對(duì)上升邊的影響
帶寬用于表示頻譜中最高的有效正弦波頻率分量值。為了充分近似刻畫(huà)時(shí)域波形的特征, 這是需要包含的最高正弦波頻率。所有高于帶寬的頻率分量都可忽略不計(jì)。...
2023-09-21 標(biāo)簽：微處理器信號(hào)完整性ASIC芯片頻譜儀傅里葉變換 3132
什么是DFX技術(shù)？DFX設(shè)計(jì)一定要執(zhí)行設(shè)計(jì)規(guī)則檢查嗎？
DFX（Dynamic Function eXchange）的前身是PR（部分可重配置，Partial Reconfiguration）。...
2023-09-21 標(biāo)簽：FPGARTLDCPdfx設(shè)計(jì)FPGARTLVHDL語(yǔ)言 9907
用Verilog在FPGA上實(shí)現(xiàn)低通濾波器
在本文中，我們將簡(jiǎn)要介紹不同類(lèi)型的濾波器，然后學(xué)習(xí)如何實(shí)現(xiàn)移動(dòng)平均濾波器并使用CIC架構(gòu)對(duì)其進(jìn)行優(yōu)化。...
2023-10-02 標(biāo)簽：FPGA設(shè)計(jì)低通濾波器加法器fir濾波器FIFO存儲(chǔ) 4378
數(shù)字IC設(shè)計(jì)中的異步FIFO簡(jiǎn)介
在大規(guī)模ASIC設(shè)計(jì)中，**多時(shí)鐘系統(tǒng)**通常是不可避免的，這會(huì)導(dǎo)致不同時(shí)鐘域中的數(shù)據(jù)傳輸問(wèn)題。...
2023-09-20 標(biāo)簽：寄存器IC設(shè)計(jì)ASIC設(shè)計(jì)同步器FIFO存儲(chǔ) 2217
Mojo v3 FPGA板與16x2 LCD模塊是如何進(jìn)行連接的呢？
在本教程中，我們將使用Verilog HDL設(shè)計(jì)一個(gè)數(shù)字電路，該電路與基于HD44780 LCD控制器/驅(qū)動(dòng)芯片的通用LCD模塊連接。Mojo V3 FPGA板將用于實(shí)現(xiàn)設(shè)計(jì)。本文中使用的LCD模塊是1602A顯示器。...
2023-09-20 標(biāo)簽：FPGA設(shè)計(jì)多路復(fù)用器觸發(fā)器HDL語(yǔ)言FPGA設(shè)計(jì)HDL語(yǔ)言LCD控制器多路復(fù)用器觸發(fā)器 1657
怎樣使用Verilator進(jìn)行Verilog Lint呢？
FPGA設(shè)計(jì)是無(wú)情的，所以我們需要利用能獲得的任何軟件進(jìn)行檢查...
2023-09-20 標(biāo)簽：FPGA設(shè)計(jì)仿真器FPGA設(shè)計(jì)macOS系統(tǒng)SDL仿真器靜態(tài)分析 3677
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
