以太網(wǎng)接口硬件知識(shí)

以太網(wǎng)口是我們?nèi)粘９こ讨谐Ｓ玫?a target="_blank">通信接口，以太網(wǎng)接口有很多種，本文將對(duì)常用以太網(wǎng)接口進(jìn)行科普介紹。

1、GMII接口

1.1 GMII接口概述

GMII接口屬于源同步時(shí)鐘類型（時(shí)鐘與數(shù)據(jù)都是由同一芯片驅(qū)動(dòng)），時(shí)鐘速率125MHz，接口連接關(guān)系如圖1所示，22根線，其中TX_EN, TX_ER, TXD<7:0>這些信號(hào)同步于TX_CLK；RX_DV, RX_ER,

圖1 GMII接口原理框圖

RXD<7:0>這些信號(hào)同步于RX_CLK。其它的兩個(gè)信號(hào)CRS, COL只用于半雙工模式，一般設(shè)計(jì)中不會(huì)用到，而且這兩個(gè)信號(hào)與時(shí)鐘是異步的，對(duì)這兩個(gè)信號(hào)不做要求。各信號(hào)說(shuō)明見(jiàn)表1。

表1 UTOPIA LEVEL 2接口信號(hào)說(shuō)明

1.2 設(shè)計(jì)原則

1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長(zhǎng)，即TX_EN, TX_ER, TXD<7:0>這些控制/數(shù)據(jù)信號(hào)與TX_CLK等長(zhǎng)；RX_DV, RX_ER, RXD<7:0>這些控制/數(shù)據(jù)信號(hào)與RX_CLK等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于1cm（約0.1ns）。

2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。

3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）

4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_。

2、RGMII接口概述

2.1 RGMII接口概述

RGMII屬于源同步時(shí)鐘類型，最初是由HP制定的一個(gè)GMII精簡(jiǎn)版專利標(biāo)準(zhǔn)，得到各大主流廠家的認(rèn)可，成為一個(gè)普遍應(yīng)用的關(guān)于xMII系列接口的標(biāo)準(zhǔn)。RGMII經(jīng)歷了1.0\\1.1\\1.2\\1.2a\\1.3\\2.0幾個(gè)版本。從2.0版本開(kāi)始支持HSTL，之前的版本支持2.5V CMOS。

TXC/RXC時(shí)鐘頻率支持125MHz，25MHz,2.5MHz，可以適配1000M,100M,10M速率。在時(shí)鐘的上升沿和下降沿均進(jìn)行數(shù)據(jù)采樣，相比GMII接口，數(shù)據(jù)信號(hào)線收發(fā)方向各減半變?yōu)?根，信號(hào)線總共有12根。如圖2和表2說(shuō)明。

圖2 RGMII接口原理框圖

表2 RGMII接口信號(hào)說(shuō)明

2.2 設(shè)計(jì)原則

1、要求同方向的時(shí)鐘數(shù)據(jù)嚴(yán)格等長(zhǎng)，即TX_CTL，TXD<3:0>這些控制/數(shù)據(jù)信號(hào)與TXC等長(zhǎng)；RX_CTL，RXD<3:0>這些控制/數(shù)據(jù)信號(hào)與RXC等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于0.5cm（約0.05ns）。

2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。

3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）。

4、因信號(hào)線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號(hào)受的串?dāng)_，線長(zhǎng)最好小于4000mil。

3、SS_SMII接口

3.1 SS_SMII 接口概述

SS_SMII（又叫S3MII）接口屬于源同步時(shí)鐘類型，接口原理框圖如圖3所示，時(shí)鐘速率125M Hz；信號(hào)與時(shí)鐘間的關(guān)系等同于GMII。

圖3 S3MII接口原理框圖

3.2 SS_SMII接口設(shè)計(jì)原則

1、要求TX_SYNC, TXD信號(hào)與TX_CLK等長(zhǎng)；RX_SYNC, RXD信號(hào)與RX_CLK等長(zhǎng)。一般設(shè)計(jì)中，要求控制/數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的長(zhǎng)度差不大于1cm（約0.1ns）。

2、要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。

3、信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）。

4、在時(shí)間允許的情況下，盡量對(duì)接口進(jìn)行仿真。

4、SMII接口

4.1 SMII接口概述

SMII接口公共時(shí)鐘模型（兩端芯片的時(shí)鐘來(lái)自共同的時(shí)鐘BUFFER），時(shí)鐘速率125M Hz，接口原理框圖如圖4所示；并不要求數(shù)據(jù)線與時(shí)鐘等長(zhǎng)。

4.2 SMII接口設(shè)計(jì)原則

設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長(zhǎng)。

圖4 SMII接口原理框圖

2、要求SYNC，TXD，RXD這幾個(gè)信號(hào)走線盡量短；（從芯片資料理論上看出這些線

的最大長(zhǎng)度為1.5ns，21cm；但由于芯片差異性較大，因此實(shí)際布線中盡量走短）。

要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性；
信號(hào)走線中要注意保持阻抗的連續(xù)性，盡量減少過(guò)孔數(shù)量（一般過(guò)孔數(shù)量在3個(gè)以內(nèi)）。

5、RMII接口

5.1 RMII接口概述

RMII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘速率50M Hz；并不要求數(shù)據(jù)線與時(shí)鐘等長(zhǎng)。圖5所示為RMII接口的原理框圖。

圖5 RMII接口原理框圖

5.2 RMII接口設(shè)計(jì)原則

設(shè)計(jì)時(shí)可以先考慮使REFCLK1, REFCLK2等長(zhǎng)。
要求其它的數(shù)據(jù)/控制信號(hào)走線盡量短；（RMII規(guī)范規(guī)定信號(hào)的驅(qū)動(dòng)能力在包含負(fù)載輸入電容情況下不小于12inch，也就是30cm；但由于芯片差異，實(shí)際布線情況下盡量短）。
要求信號(hào)的發(fā)送端（包括時(shí)鐘/數(shù)據(jù)/控制信號(hào)）串接33歐姆電阻以減小反射，提高信號(hào)完整性。

6、MII接口

MII接口屬于公共時(shí)鐘傳輸模型，時(shí)鐘頻率25M（100M以太網(wǎng)）或2.5M（10M以太網(wǎng)）。兩個(gè)時(shí)鐘都是由Phy發(fā)送給MAC的。接口框圖如圖6所示。另外，該接口的其它兩個(gè)信號(hào)CRS、COL是異步信號(hào)，無(wú)特殊要求，故不在此圖中畫(huà)出。

對(duì)于MII信號(hào)，由于信號(hào)速率較低，因此在布線上無(wú)特殊要求，只要求Phy與MAC離的不要太遠(yuǎn)就可以了。