TMS320F206外圍電路典型設(shè)計(jì)

　1 引 言

　　數(shù)字信號(hào)處理DSP芯片是一種能夠?qū)崟r(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法控制的微處理器，已經(jīng)在通信與信息系統(tǒng)、信號(hào)與處理、自動(dòng)控制、雷達(dá)、航空航天、醫(yī)療等許多領(lǐng)域得到了廣泛的應(yīng)用。

　　目前生產(chǎn)DSF 芯片的廠(chǎng)家主要有TI公司、AD公司、Motorola公司等。其中TI公司推出的 TMS320C2xx系列是繼TMS320C2x和TMA320C5x之后的一種低價(jià)格、高性能16位定點(diǎn)運(yùn)算DSP。TMS320F206(以下簡(jiǎn)稱(chēng)F206)是2xx系列的代表之一，性?xún)r(jià)比高，應(yīng)用廣泛，目前已成為高檔單片機(jī)的理想替代。F206的性能特點(diǎn)如下：

　　(1)指令周期可達(dá)25 ns；

　　(2)可尋址64 kB程序空間、64 kB數(shù)據(jù)空間、64 kB I/O空間以及32 kB全局存儲(chǔ)空間；

　　(3)片內(nèi)集成有32 kB FLASH存儲(chǔ)器；

　　(4)32位算術(shù)邏輯單元、32位累加器、16位并行乘法器；

　　(5)豐富的片內(nèi)外設(shè)，可編程等待狀態(tài)發(fā)生器、鎖相環(huán)、同步串行口、異步串行口等；

　　(6)與IEEE標(biāo)準(zhǔn)1149．1兼容的JTAG串行邏輯掃描電路。

　　DSP芯片外圍電路設(shè)計(jì)是用好DSP芯片最關(guān)鍵的第一步。本文以TMS320F206為例介紹DSP芯片前向通道、后向通道接口電路，外存存儲(chǔ)器擴(kuò)展等最為典型的設(shè)計(jì)思路及方法。

　　2 F206前向通道接口

　　AD7677芯片是AD公司新推出的具有1 MSPS(Mega Sample Per Second)16位模數(shù)轉(zhuǎn)換芯片。該芯片采用開(kāi)關(guān)電容式逐次比較結(jié)構(gòu)，其內(nèi)部自帶采樣保持器(SHA)、時(shí)鐘源、+2．5 V參考電壓、誤差修正電路、差分輸人以及并行/串行輸出接口。采用單+5 V電源供電，正常工作情況下的功耗為115 mW；關(guān)閉模式下的功耗僅為7μW。具有高達(dá)94 dB的優(yōu)越的動(dòng)態(tài)范圍，積分非線(xiàn)性(INI)最大為±O．5 LSB，無(wú)漏碼差分非線(xiàn)性(DNL)最大為16位。并具有3種可選工作模式：Warp/Normal/Impulse。

　　ADC采樣的精度取決于參考電壓、布線(xiàn)以及正確的時(shí)序。對(duì)于其中的布線(xiàn)主要是指電源和地、參考電壓的抗干擾性能。電源和地的干擾是造成系統(tǒng)誤差的最主要原因。

　　對(duì)于許多高性能數(shù)據(jù)采集應(yīng)用，為了解決ADC與放大器之間的匹配問(wèn)題，AD7677 還可與AD公司的AD8021運(yùn)算放大器配對(duì)使用。AD8021是為了解決增益和帶寬性能之間的匹配問(wèn)題的一種定制補(bǔ)償放大器。

　　DSP芯片（TMS320F206）工作于20MHz時(shí)鐘周期。ADC工作于Warp模式，其采樣速度達(dá)到1MSPS，每?jī)纱无D(zhuǎn)換時(shí)間間隔不超過(guò)1ms ，否則會(huì)導(dǎo)致前一轉(zhuǎn)換結(jié)果的覆蓋丟失。

　　正常工作狀態(tài)下，當(dāng)DSP的地址判斷位A0為高，且I/O口空間選擇信號(hào)IS以及讀選擇信號(hào)RD同時(shí)為低時(shí)，A/D的片選信號(hào)CS及讀請(qǐng)求信號(hào)RD同時(shí)為低。即表示A/D被選中且準(zhǔn)備數(shù)據(jù)轉(zhuǎn)換。由DSP的I/O口觸發(fā)A/D轉(zhuǎn)換開(kāi)始信號(hào)CNVST(t1)，A/D的引腳BUSY保持高(t2)，即開(kāi)始數(shù)據(jù)的轉(zhuǎn)換。其工作時(shí)序如圖2所示。

　　3 F206后向通道接口

　　單集成芯片AD669是16位高分辨率，40 ns高速轉(zhuǎn)換的數(shù)模轉(zhuǎn)換器。

　AD669數(shù)據(jù)鎖存采用分段譯碼結(jié)構(gòu)(Segmented Decoded Architecture)，可減少與數(shù)碼相關(guān)的毛刺，同時(shí)采用雙緩存鎖存結(jié)構(gòu)，避免了虛假模擬信號(hào)的產(chǎn)生。AD669內(nèi)部集成隱埋式齊納基準(zhǔn)，10．000 V基準(zhǔn)最大誤差為±0．2％。另外AD669具有管腳可定義單極(0～10 V)雙極性(一10～+l0 V)輸出，并可實(shí)現(xiàn)增益及零偏調(diào)節(jié)。

　　DSP芯片(TMS320F206)工作于20 MHz時(shí)鐘周期，外掛JTAG仿真口，便于實(shí)時(shí)燒寫(xiě)、調(diào)試程序。DAC工作于邊沿觸發(fā)模式，即LDAC與CS連接在一起，而L1直接接地，兩級(jí)鎖存鏈接成主從結(jié)構(gòu)。

　　TMS320F206與AD669接口電路框圖如圖3所示。

　　正常工作狀態(tài)下，當(dāng)DSP的I/O口空間選擇信號(hào)IS以及寫(xiě)選擇信號(hào)WE其中一個(gè)由低變高時(shí)，則會(huì)使D/A的LDAC-CS產(chǎn)生上升沿(tLOWtHIGH)，開(kāi)始同時(shí)更新兩級(jí)鎖存中的數(shù)據(jù)。其工作時(shí)序如圖4所示。

　　4 F206外部數(shù)據(jù)存儲(chǔ)器擴(kuò)展

　　DSP芯片通常需要通過(guò)外部存儲(chǔ)器來(lái)擴(kuò)展數(shù)據(jù)存儲(chǔ)空間。F206內(nèi)部集成64 kB數(shù)據(jù)存儲(chǔ)空間，外部數(shù)據(jù)存儲(chǔ)器可以擴(kuò)展至32 kB空間。為了使存儲(chǔ)接口速度快，選用ISSI公司的高速存儲(chǔ)器IS61C3216，該數(shù)據(jù)存儲(chǔ)器為32 k×16 b的CMOS靜態(tài)RAM，其讀寫(xiě)訪(fǎng)問(wèn)時(shí)間僅為10 ns。

　　F206芯片的總線(xiàn)請(qǐng)求信號(hào)BR以及全局存儲(chǔ)器分配寄存器GREG可以把數(shù)據(jù)存儲(chǔ)器擴(kuò)展至32kB空間。用兩塊IS61C3216，一組作為局部數(shù)據(jù)存儲(chǔ)器，一組作為全局?jǐn)?shù)據(jù)存儲(chǔ)器，地址共用8000h～FFFFh。其擴(kuò)展電路框圖如圖5所示。

　　當(dāng)GREG=xx00h時(shí)，8000h～FFFFh地址區(qū)域被配置為局部數(shù)據(jù)存儲(chǔ)器，此時(shí)，BR=1，RAM2禁止訪(fǎng)問(wèn)，RAM1兩個(gè)使能信號(hào)打開(kāi)，選中RAM1；當(dāng)GREG=xx80h時(shí)，8000h～FFFFh被配置為全局?jǐn)?shù)據(jù)存儲(chǔ)器，此時(shí)，BR=0，RAMl被禁止局部數(shù)據(jù)存儲(chǔ)器將不能訪(fǎng)問(wèn)。

　　通過(guò)外部存儲(chǔ)器擴(kuò)展，F(xiàn)206具有64kB的局部數(shù)據(jù)存儲(chǔ)器空間，用來(lái)存放指令使用的數(shù)據(jù)；32 kB的全局?jǐn)?shù)據(jù)存儲(chǔ)器空間，用來(lái)存放與其他處理器共用的數(shù)據(jù)。

　　5 結(jié) 語(yǔ)

　　本文以TMS320F206為例詳細(xì)闡述了DSP芯片前向通道、后向通道接口電路的設(shè)計(jì)思路及方法。在系統(tǒng)資源受到限制或設(shè)計(jì)需要的情況下，可以將A/D和D/A同時(shí)配置在DSP的擴(kuò)展總線(xiàn)上。此時(shí)，最重要的是綜合考慮A/D和D/A與DSP收發(fā)數(shù)據(jù)時(shí)序的匹配。本文設(shè)計(jì)方案，以電路板的方式已運(yùn)用于廠(chǎng)家的產(chǎn)品中，對(duì)機(jī)載雷達(dá)的大規(guī)模、復(fù)雜性信號(hào)處理發(fā)揮了一定的作用。