東芝開(kāi)發(fā)出了用于超低功耗MCU的新型晶體管技術(shù)，可將MCU的耗電量降至1/10以下，而且能夠利用與現(xiàn)行標(biāo)準(zhǔn)晶體管（MOSFET）相同的CMOS工藝制造。東芝計(jì)劃2017年投產(chǎn)配備該技術(shù)的MCU。設(shè)想的用途包括電池驅(qū)動(dòng)型移動(dòng)產(chǎn)品、可穿戴終端和傳感器網(wǎng)絡(luò)終端等。

　　在2014年9月8～11日舉行的半導(dǎo)體器件技術(shù)國(guó)際會(huì)議“SSDM（International conference on Solid State Devices and Materials）2014”（茨城縣筑波市）上，東芝發(fā)表了三篇與上述技術(shù)有關(guān)的論文。

　　工作電壓降至0.5V以下

　　東芝開(kāi)發(fā)的是名為隧道FET（Tunnel FET：TFET）的場(chǎng)效應(yīng)晶體管。這是一種利用電子的能帶間隧道現(xiàn)象控制開(kāi)/關(guān)的晶體管，可通過(guò)使MOSFET的源極和漏極的導(dǎo)電型半導(dǎo)體（p或n）互補(bǔ)來(lái)實(shí)現(xiàn)。

　　TFET的特點(diǎn)是，與MOSFET相比能獲得更為陡峭的開(kāi)/關(guān)特性。MOSFET受電子的熱擴(kuò)散影響，表示開(kāi)/關(guān)特性上升陡峭度的S因子只能減至約60mV/dec，而TFET能獲得低于60mV/dec的非常小的S因子。

　　MOSFET與TFET的工作原理的區(qū)別

　　因此，TFET能以非常低的電壓驅(qū)動(dòng)，還能大幅減小關(guān)態(tài)漏電流。例如，工作電壓“可降至MOSFET的1/2以下，也就是0.5V以下”（東芝半導(dǎo)體＆存儲(chǔ)產(chǎn)品公司半導(dǎo)體研發(fā)中心新器件技術(shù)開(kāi)發(fā)部器件技術(shù)開(kāi)發(fā)主任川中繁）。關(guān)態(tài)漏電流與MOSFET相比有望減小約2位數(shù)。工作電壓低就能降低工作時(shí)所需電力，而關(guān)態(tài)漏電流小可削減待機(jī)時(shí)所需電力。

　　有望實(shí)現(xiàn)超低功耗

　　英特爾也將其視為新一代技術(shù)的有力候補(bǔ)

　　英特爾也是看中了TFET的潛力的企業(yè)之一。作為以低電壓工作的新一代晶體管技術(shù)，該公司以前就在大力開(kāi)發(fā)TFET。英特爾預(yù)定在SSDM 2014上就TFET發(fā)表特邀演講，演講題目為“Tunnel-FET Transistors for 13nm Gate-Length and Beyond”，由此可見(jiàn)，英特爾已將TFET作為10nm以后工藝的技術(shù)候補(bǔ)。

　　不過(guò)，以前就在推進(jìn)開(kāi)發(fā)的TFET存在一個(gè)巨大的課題，即無(wú)法獲得充分的導(dǎo)通電流（驅(qū)動(dòng)電流）。東芝半導(dǎo)體＆存儲(chǔ)產(chǎn)品公司半導(dǎo)體研發(fā)中心新器件技術(shù)開(kāi)發(fā)部器件技術(shù)開(kāi)發(fā)主任后藤正和介紹說(shuō)，從TFET的工作原理來(lái)看，其開(kāi)/關(guān)利用的是隧道現(xiàn)象，導(dǎo)通電阻比MOSFET大。因此，以前TFET的導(dǎo)通電流要比 MOSFET低3位數(shù)左右。

　　為彌補(bǔ)這個(gè)缺點(diǎn)，欲利用InGaAs和GaSb等III-V化合物半導(dǎo)體代替硅來(lái)實(shí)現(xiàn)TFET的研究逐漸興起。這些材料與硅相比帶隙更窄，因此可縮窄電子隧穿區(qū)域的寬度，相應(yīng)地，能夠提高導(dǎo)通電流。英特爾等在學(xué)會(huì)上發(fā)表的就是這種類型的TFET。

　　英特爾等大力開(kāi)發(fā)

　　限定用途力爭(zhēng)盡快實(shí)用化

　　而東芝打算利用硅材料，實(shí)現(xiàn)能以CMOS工藝制造的TFET。這是因?yàn)?，采用III-V化合物半導(dǎo)體的邏輯LSI用晶體管“連MOSFET都還沒(méi)實(shí)現(xiàn)實(shí)用化，而TFET的技術(shù)難度比MOSFET更高”（后藤正和）。

　　東芝計(jì)劃將TFET的用途也限定為“現(xiàn)實(shí)路線”，以盡快實(shí)現(xiàn)實(shí)用化。不打算將其用于智能手機(jī)用應(yīng)用處理器等工作頻率超過(guò)1GHz的用途，而是瞄準(zhǔn)了重視耗電量、工作頻率約為幾十MHz的MCU。另外，并不打算將芯片上的所有MOSFET都換成TFET，只將其用于邏輯部分中特別重視低關(guān)態(tài)漏電流的區(qū)域和 SRAM。

　　計(jì)劃將TFET用于邏輯部分中重視低關(guān)態(tài)漏電流的區(qū)域和SRAM

　　根據(jù)應(yīng)用位置開(kāi)發(fā)3種類型

　　東芝此次開(kāi)發(fā)出了可利用CMOS工藝制造，而且與以往的硅材料TFET相比在導(dǎo)通電流和工藝偏差方面更有利的TFET。此次開(kāi)發(fā)的TFET有3種類型，分別根據(jù)設(shè)想應(yīng)用的電路塊對(duì)特性進(jìn)行了優(yōu)化。這三種TFET分別是（1）用于邏輯部分、關(guān)態(tài)漏電流小、導(dǎo)通電流和工藝偏差取得平衡的TFET；（2）用于邏輯部分、關(guān)態(tài)漏電流小、導(dǎo)通電流大的TFET；（3）用于SRAM、工藝偏差小的TFET。后兩種是東芝和日本產(chǎn)綜研的共同開(kāi)發(fā)成果。

　　這三種TFET的相同點(diǎn)是，都采用了立式TFET構(gòu)造。這種構(gòu)造能將源極擴(kuò)大到普通TFET（橫式TFET）的溝道區(qū)域，隧道電流能沿著與柵極電場(chǎng)平行的方向流動(dòng)。

　　采用立式TFET

　　采用這種構(gòu)造有兩個(gè)優(yōu)點(diǎn)。首先，基于柵極電場(chǎng)的隧道電流控制性升高，因此能提高導(dǎo)通電流。其次，可擴(kuò)大隧道電流流動(dòng)區(qū)域的截面積，因此容易減小工藝偏差。

　　提高作為TFET缺點(diǎn)的導(dǎo)通電流

　?。?）是利用硅的外延生長(zhǎng)，能以自對(duì)準(zhǔn)工藝形成開(kāi)/關(guān)特性出色的陡峭隧道結(jié)。形成隧道結(jié)時(shí)，在源極與溝道之間設(shè)置了防止源極中的添加雜質(zhì)（B）擴(kuò)散的 C（碳）摻雜層，還在溝道中添加P（磷）以降低閾值電壓。通過(guò)這些措施，這種TFET的導(dǎo)通電流較以往的硅材料TFET提高了約一位數(shù)，還降低了工藝偏差。

　　利用硅的外延生長(zhǎng) ）

　　導(dǎo)通電流大，工藝偏差小

　?。?）利用了帶隙比硅窄的材料SiGe，目的是在保持與CMOS工藝的親和性的同時(shí)，獲得比硅材料TFET更高的導(dǎo)通電流。

　　不過(guò)，即使源極、漏極和溝道全部采用SiGe，其效果也很小。東芝通過(guò)能帶圖推測(cè)了在構(gòu)成CMOS的pFET和nFET的哪部分采用SiGe能提高導(dǎo)通電流。結(jié)果發(fā)現(xiàn)，在pFET的溝道和nFET的源極采用SiGe時(shí)，效果達(dá)到最大化。

　　與以往的硅材料TFET相比，這種TFET的導(dǎo)通電流提高到了100倍。通過(guò)部分去除源極端的SiGe，還抑制了采用SiGe造成的關(guān)態(tài)漏電流增大現(xiàn)象。

　　在SiGe的應(yīng)用位置上下工夫

　　既能提高導(dǎo)通電流又能降低關(guān)態(tài)漏電流

　　采用無(wú)結(jié)構(gòu)造將偏差降到最小

　?。?）采用去除了源極和溝道間的物理隧道結(jié)的“無(wú)結(jié)（Junctionless）”構(gòu)造。這是此前不存在的“全新概念的器件”（后藤）。

　　據(jù)后藤介紹，立式TFET原本就采用了耐工藝偏差的構(gòu)造，但為了形成隧道結(jié)而追加的制造工藝，使偏差不可避免地增大。因此，此次的構(gòu)造棄用物理隧道結(jié)，利用加載柵極電場(chǎng)時(shí)耗盡層的擴(kuò)展，以電氣方式形成隧道結(jié)。對(duì)這種新構(gòu)造器件的工作情況進(jìn)行驗(yàn)證發(fā)現(xiàn)，其工藝偏差比橫式TFET減少了一半。

　　去掉物理隧道結(jié)

　　偏差減半

　　今后，東芝將以量產(chǎn)為目標(biāo)，開(kāi)發(fā)把MOSFET和TFET配備在同一個(gè)芯片上的技術(shù)。其課題在于制造成本。TFET的制造工序數(shù)量比MOSFET更多，因此該公司打算使其在性能和芯片面積方面占優(yōu)勢(shì)，由此抵消成本增加的部分。計(jì)劃使制造工序數(shù)“僅比MOSFET增加15％左右”（川中）。性能方面，計(jì)劃使 S因子由目前的100左右降到60以下。

　　工藝技術(shù)“不打算采用（應(yīng)用處理器使用的）最尖端工藝，而是利用65nm工藝或者更寬松的設(shè)計(jì)規(guī)則”（川中）。東芝計(jì)劃在自家工廠量產(chǎn)這些產(chǎn)品。