衛(wèi)星通信是當前重要的通信手段之一。針對原有單路解調(diào)器的不足，本文提出利用軟件無線電思想，通過FPGA構(gòu)建一種多路衛(wèi)星信號處理系統(tǒng)。論述了數(shù)字下變頻（DDC）、解調(diào)、數(shù)據(jù)通路等關(guān)鍵點的設(shè)計思路。最終實現(xiàn)的系統(tǒng)可同 時處理八路衛(wèi)星信號，并通過實驗驗證，完全達到設(shè)計預期。并且該系統(tǒng)具有靈活性、可擴展性等多種優(yōu)勢，有良好的應用 前景。

一、引言

　　在通信手段越來越豐富的今天，衛(wèi)星通信因其具有通信距離遠、覆蓋范圍廣、通信線路多，容量大、安全性好等優(yōu)點，在民用、軍事通信系統(tǒng)中都占有相當重要的地位。隨著通信技術(shù)的發(fā)展，衛(wèi)星傳輸帶寬不斷增加，傳統(tǒng)解調(diào)器已不能滿足對衛(wèi)星信號處理的要求。隨著軟件無線電思想（構(gòu)建一個模塊化程度高、開放性強的通用平臺，將各種要實現(xiàn)的功能用軟件編程來實現(xiàn)，并使A/D器件盡可能地靠近射頻天線，讓所有的信號處理都在數(shù)字域中進行）[1]思想的日益普及和電子器件的發(fā)展，越來越多的新型衛(wèi)星信號處理系統(tǒng)涌現(xiàn)出來。

本文所述系統(tǒng)正是基于軟件無線電思想，直接用ADC對70MHz中頻，帶寬40MHz的衛(wèi)星信號進行整帶采樣，然后使用FPGA對帶寬內(nèi)任意8個符號速率為32kbps~1024kbps的調(diào)制信號進行實時DDC、解調(diào)處理，解調(diào)方式多種可選，并將數(shù)據(jù)通過PCIE總線輸出至計算機進行后續(xù)處理或存儲。

二、系統(tǒng)方案

　　整個系統(tǒng)由一塊PCIE板卡和標準服務器組成，框圖如圖1所示。衛(wèi)星信號首先經(jīng)過ADC進行數(shù)字化，ADC的采樣速率是180MSps，轉(zhuǎn)換精度為16位，完全滿足奈奎斯特準則[2]要求。PCIE板卡完成衛(wèi)星信號的數(shù)字化和處理，并將數(shù)據(jù)通過PCIE接口輸出到服務器進行后處理或存儲。

整個系統(tǒng)的核心是FPGA，完成多路衛(wèi)星信號的處理、數(shù)據(jù)的合路以及與服務器的PCIE接口。FPGA選擇綜合邏輯資源的使用情況、性能、價格等因素，最終選用XILINX公司的Virtex-5SX系列實現(xiàn)。此系列FPGA提供了幾百個專用的高性能信號處理資源DSP48E1。每個DSP48E1中包括一個25×18的二進制補碼乘法器，一個預加法器和一個算術(shù)邏輯單元。乘法器帶有可選的流水線寄存器，可以提高乘法運算的速率；算術(shù)邏輯單元可以配置成三輸入的加/減法器或二輸入的邏輯單元；DSP48E1的專用層疊走線能夠方便的和其他DSP48E1進行互連以實現(xiàn)寬位運算。

三、設(shè)計要點

　　FPGA中的各功能模塊中，DDC模塊、解調(diào)模塊和數(shù)據(jù)合路模塊是設(shè)計的要點，其設(shè)計的好壞直接影響衛(wèi)星信號處理的效果和使用的資源情況。

3.1變帶寬窄帶DDC的設(shè)計
　　DDC是A/D變換后首先要完成的處理工作，是系統(tǒng)中數(shù)字處理運算量最大的部分，也是最難完成的部分。其最重要的功能有兩個:第一，將包含所有信道的帶寬信號進行信道分離，分別提取需要的窄帶信號;第二，對于分離后的窄帶信號，可以大大地降低采樣頻率，這也就意味著可以大大降低數(shù)據(jù)量，以減輕基帶處理部分對DSP的計算需求壓力。[3]DDC包括數(shù)字下變頻、低通濾波、自動增益控制和采樣速率變換。其實現(xiàn)框圖如圖2所示：為了保證DDC的性能，在變頻時采用16位高精度的DDS來產(chǎn)生相互正交的本振頻率；頻率分辨率達到0.2Hz，無雜散動態(tài)范圍96dB。低通濾波采用CIC、可變帶寬FIR和匹配FIR三級級聯(lián)的方式實現(xiàn)，保證對帶外干擾和鏡像有足夠的抑制。由于輸入的中頻信號帶內(nèi)信號分布情況復雜，單個信號帶寬和功率變化范圍也比較大，在處理時既要適應能量大的載波又要兼顧小載波。為了解決這個問題，在變頻過程中設(shè)計兩級AGC，保證各級處理的輸入信號能量均衡。

此外采樣速率變換上，一般的數(shù)字正交解調(diào)系統(tǒng)，在恢復碼元時要求碼元速率與DDC抽取系統(tǒng)的輸出速率滿足一定的整數(shù)倍關(guān)系，以4倍為例，DDC需要將180M時鐘變換到32kbps~2048kbps范圍內(nèi)任意速率的4倍。若以常規(guī)先整數(shù)倍內(nèi)插再整數(shù)倍抽取的方式來實現(xiàn)，不僅實現(xiàn)的復雜度相當高，甚至某些速率變換是無法實現(xiàn)的。這里我們設(shè)計一種由8相FIR濾波器加由數(shù)控單元控制的抽取器組成的多相抽取FIR多相濾波器，來實現(xiàn)任意速率抽取。這種濾波器經(jīng)過NCU的精確控制不僅能夠改變采樣速率還可以用來調(diào)整定時誤差,為后續(xù)的信號處理節(jié)省大量運算資源。