關(guān)于MIPI測試

一，MIPI協(xié)議相關(guān)簡介

1，MIPI協(xié)議和聯(lián)盟

MIPI協(xié)議，即移動產(chǎn)業(yè)處理器接口（Mobile Industry Processor Interface 簡稱MIPI）。MIPI是由諾基亞、ARM、意法半導(dǎo)體、德州儀器、英特爾、飛思卡爾等廠商聯(lián)盟發(fā)起的為移動應(yīng)用處理器制定的開放標(biāo)準(zhǔn)和一個(gè)規(guī)范。

隨著客戶要求手機(jī)攝像頭像素越來越高同時(shí)要求高的傳輸速度傳統(tǒng)的并口傳輸越來越受到挑戰(zhàn)。提高并口傳輸?shù)妮敵?a href="http://www.brongaenegriffin.com/tags/時(shí)鐘/" target="_blank">時(shí)鐘是一個(gè)辦法但會導(dǎo)致系統(tǒng)的EMC設(shè)計(jì)變得越來困難，增加傳輸線的位數(shù)是但是這又不符合小型化的趨勢。采用MIPI接口的模組相較于并口具有速度快、傳輸數(shù)據(jù)量大、功耗低、抗干擾好的優(yōu)點(diǎn)越來越受到客戶的青睞并在迅速增長。

2，MIPI協(xié)議的主要應(yīng)用領(lǐng)域

2.5G、3G手機(jī)、PDA、PMP、手持多媒體設(shè)備

3，目前應(yīng)用最為成熟的兩個(gè)接口

CSI(Camera Serial Interface)一個(gè)位于處理器和顯示模組之間的高速串行接口

DSI(Display Serial Interface)一個(gè)位于處理器和攝像模組之間的高速串行接口。

4，DSI分層結(jié)構(gòu)

DSI分四層，對應(yīng)D-PHY、DSI、DCS規(guī)范、分層結(jié)構(gòu)圖如下：

? PHY 定義了傳輸媒介，輸入/輸出電路和和時(shí)鐘和信號機(jī)制。

? Lane Management層：發(fā)送和收集數(shù)據(jù)流到每條lane。

? Low Level Protocol層：定義了如何組幀和解析以及錯誤檢測等。

? Application層：描述高層編碼和解析數(shù)據(jù)流。

5，MIPI應(yīng)用最廣泛的物理層標(biāo)準(zhǔn)是D-PHY

MIPI DPHY有兩種工作模式：HS和LP

HS：采用低壓差分信號，為高速模式，傳送速率80M-1Gbps
LP：單端信號，為低功耗模式，傳輸速率<10Mbps

6，MIPI 測試

MIPI接口測試主要分為D-PHY物理層測試和邏輯層測試兩部分。

二，MIPI D-PHY測試

1，MIPI D-PHY物理層測試需要準(zhǔn)備如下配置：

(1)?4G帶寬示波器；

(2)?MIPI D-PHY信號測試軟件；

(3)?復(fù)雜信號分離軟件；

(4)?MIPI D-PHY 觸發(fā)和解碼軟件；

(5)?4個(gè)4GHz以上差分探頭；

(6)?D-PHY測試夾具

2，MIPI D-PHY測試項(xiàng)目

(1)?Data Lane HS-TX Differential Voltages

(2)?Data Lane HS-TX Differential Voltage Mismatch

(3)?Data Lane HS-TX Single-Ended Output High Voltages

(4)?Data Lane HS-TX Static Common-Mode Voltages

(5)?Data Lane HS-TX Static Common-Mode Voltage Mismatch ΔV_CMTX(1,0)

(6)?Data Lane HS-TX Dynamic Common-Level Variations Between 50-450 MHz

(7)?1.3.10 Data Lane HS-TX Dynamic Common-Level Variations Above 450 MHz

(8)?Data Lane HS-TX 20%-80% Rise Time

(9)?Data Lane HS-TX 80%-20% Fall Time

(10)?Data Lane HS Entry: T_LPX Value

(11)?Data Lane HS Entry: T_HS-PREPARE Value

(12)?Data Lane HS Entry: T_HS-PREPARE + T_HS-ZERO Value

(13)?Data Lane HS Exit: T_HS-TRAIL Value

(14)?Data Lane HS Exit: 30%-85% Post-EoT Rise Time T_REOT

(15)?Data Lane HS Exit: T_EOT Value

(16)??Data Lane HS Exit: T_HS-EXIT Value

(17)?HS Entry: T_CLK-PRE Value

(18)?HS Exit: T_CLK-POST Value

(19)?HS Clock Rising Edge Alignment to First Payload Bit

(20)?Data-to-Clock Skew (T_SKEW[TX])

(21)?Clock Lane HS Clock Instantaneous: UI_INST Value

(22)?Clock Lane HS Clock Delta UI: (ΔUI) Value

三，MIPI協(xié)議層測試

MIPI測試主要采用邏輯分析儀對協(xié)議層數(shù)據(jù)進(jìn)行測試，確保傳輸數(shù)據(jù)包沒有問題。