作者：Michael Peffers

歡迎閱讀《模擬線路》(Analog Wire) 上《獲得連接》博客系列的第四篇文章！我們在上篇博客中探討了一些隨機抖動的測量技術(shù)以及實驗室中確定性抖動的組成部分。在這篇博客中，我們將討論 MLVDS、類似標準，并將介紹一種實用 MLVDS 應(yīng)用。

我們在考慮通信鏈路中的合理架構(gòu)時，會想到三種拓撲：點對點、多支路和多點。創(chuàng)建 TIA/EIA-644 或 LVDS 的目的是為點對點拓撲中的驅(qū)動器和接收器提供通用電氣層規(guī)范。點對點拓撲是一種半雙工鏈路，包含支持差分端接的單個驅(qū)動器及接收器。下圖 1 是一個點對點配置：

圖 1：點對點

下一種架構(gòu)是多支路拓撲。LVDS 標準在開發(fā)時并沒有考慮多支路拓撲，因此 TIA/EIA-644 標準在 2001 年進行了升級，可在 TIA/EIA-644-A（LVDS、REV-A）標準中支持多支路。升級版 TIA/EIA-644-A 針對驅(qū)動器要求進行了標準化，將 LVDS 接收器的差分輸入漏電流限制在 6uA。多支路半雙工鏈路包含一個單驅(qū)動器，可通過遠離驅(qū)動器、位于鏈路遠端的一個端接電阻器與多個接收器通信。下圖 2 是多支路配置：

圖 2：多支路

第三種架構(gòu)是多點拓撲，其需要一個已制定的 TIA/EIA-899 (MLVDS) 標準。多點架構(gòu)是半雙工鏈路，在相同總線中包含多個驅(qū)動器與多個接收器，端接電阻器位于總線的兩端。在該拓撲中必須采用雙端接，以支持位于整個傳輸線路中不同點的多個驅(qū)動器。由于這兩個端接電阻以并聯(lián)形式連接，因此多點驅(qū)動器所能看到的有效電阻僅為 50?，而 LVDS 應(yīng)用中使用的則是 100?。算上共享一個總線的多個收發(fā)器的附加負載，驅(qū)動器負載可能只有 30?。由于降低了負載，MLVDS 驅(qū)動器可提供 565mV 的典型差分輸出電壓，大于 LVDS 驅(qū)動器所應(yīng)支持的最大差分電壓，而且它們可將 24mA 至 43mA 的短路電流提高近一倍。由于有的周期內(nèi)總線部分沒有活動驅(qū)動器，因此電路的共模電壓由附加組件來控制，而附加組件會在共模失調(diào)電壓中引起大于正常值的移位。MLVDS 標準支持 ±1V 的接地噪聲失調(diào)，允許 MLVDS 電路的共模電壓變化范圍在 -1V 至 3.4V 之間，而非 LVDS 電路中所支持的共模電壓的 0–2.4V。

多點應(yīng)用中另一個需要考慮的問題是主傳輸線所產(chǎn)生的較長殘段，其可為設(shè)計人員帶來嚴重的信號完整性問題。一般建議盡量保持較少的殘段，確切來說就是建議使殘段保持在信號傳輸時間的 30%。為達到該標準，MLVDS 允許進行邊緣速率控制，將最短傳輸時間規(guī)定在 1ns 內(nèi)。1ns 傳輸時間意味著 MLVDS 系統(tǒng)中預(yù)期的最大信號速率是 500Mbps，但殘段可能會達到幾乎兩英寸，不違反 30% 的指導(dǎo)要求。下圖 3 是多點配置，下表 1 總結(jié)了上述 LVDS 與 MLVDS 之間的區(qū)別：

圖 3：多點配置

表 1

?

SN65MLVD206 和 SN65MLVD040 均為半雙工 MLVDS 收發(fā)器，支持 30? 至 55? 負載范圍，信號傳輸速率分別高達 200Mbps 和 250Mbps。下圖 4 是使用 MLVDS 的典型應(yīng)用。在該方案中，SN65MLVD206 用來通過系統(tǒng)基架將來自主系統(tǒng)時鐘的同步時鐘分配給 NPU、ASIC 以及 FPGA 等。兩個 SN65MLVD040 器件可用于每個線卡，以處理通過基架與系統(tǒng)中另一個點進行通信的 16 位寬數(shù)據(jù)總線。這很容易明白為什么要制定 TIA/EIA-899 標準、為什么 MLVDS 適合下圖 4 中這樣的應(yīng)用：

圖 4：典型 MLVDS 應(yīng)用

原文請參見: http://e2e.ti.com/blogs_/b/analogwire/archive/2014/04/16/get-connected-lvds-for-multipoint-applications.aspx