明德?lián)P在PCIE高速傳輸方案積累了豐富的技術(shù)，傳輸?shù)膸捓寐士蛇_(dá)到90%以上，延遲可達(dá)到理論的最低延遲值。

明德?lián)P能夠根據(jù)客戶的需求(需求、延遲和應(yīng)用等)，為客戶提供定制的PCIE解決方案，歡迎您與我們聯(lián)系，溝通洽談。

下面是我司為客戶定制的方案介紹，該方案已經(jīng)應(yīng)用到航天航空、雷達(dá)等領(lǐng)域，經(jīng)受住客戶和市場(chǎng)的檢驗(yàn)。

一、 高效率傳輸方案

該采集方案 Demo 基于 VC709 開(kāi)發(fā)板，使用 XILINX 官方 XDMA IP 核配合板載高速 DDR3，可對(duì)前端 ADC 產(chǎn)生的不大于 4.5GB/s 的連續(xù)或非連續(xù)數(shù)據(jù)進(jìn)行實(shí)時(shí)采集，同時(shí)該采集卡具備數(shù)據(jù)發(fā)送功能，可以將用戶文件或者內(nèi)存中的數(shù)據(jù)寫到 FPGA 的發(fā)送 FIFO 中，速率約為4.5GB/s，該采集卡具備上位機(jī)讀寫 FPGA 用戶寄存器的功能，讀寫接口為 local bus 接口，方便易用。

1. 系統(tǒng)結(jié)構(gòu)圖

方案一

2. 采用此方案的某項(xiàng)目性能

1) 支持 4 通道 AD 數(shù)據(jù)同時(shí)上行，支持 4 通道 DA 數(shù)據(jù)同時(shí)下行；

2) PCIE 鏈路為 8x Gen3 時(shí)， 數(shù)據(jù)傳輸帶寬大于 4GB/s，誤碼率低于 10-14；

3) 使用最新 XILINX 官方 XDMA 驅(qū)動(dòng)，穩(wěn)定可靠；

4) 支持 16 路用戶中斷；

5) 支持 XILINX 7 系列以上的全系 FPGA；

6) 5.支持 Windows/Linux 系統(tǒng)；

二、 低延遲采集方案

該采集方案 Demo 基于 KU115 開(kāi)發(fā)板，使用自研 QDMA IP 核，無(wú)需板載 DDR， 可對(duì)前端ADC 產(chǎn)生的不大于 6GB/s 的連續(xù)或非連續(xù)數(shù)據(jù)進(jìn)行實(shí)時(shí)采集，同時(shí)該采集卡具備數(shù)據(jù)發(fā)送功能，可以將用戶文件或者內(nèi)存中的數(shù)據(jù)寫到 FPGA 的發(fā)送 FIFO 中，速率約為 5.5GB/s，該采集卡具備上位機(jī)讀寫 FPGA 用戶寄存器的功能，讀寫接口為 local bus 接口，方便易用。

1. 結(jié)構(gòu)框圖

方案二

2. 采用此方案的某項(xiàng)目性能

1) 最高支持 8 通道 AD 數(shù)據(jù)同時(shí)上行，最高支持 8 通道 DA 數(shù)據(jù)同時(shí)下行；

2) PCIE 鏈路為 8x Gen3 時(shí)，數(shù)據(jù)傳輸帶寬大于 5.7GB/s，誤碼率低于 10-14；

3) 驅(qū)動(dòng)采用類 DPDK 架構(gòu)，通過(guò)輪詢模式， 內(nèi)存零拷貝機(jī)制，可達(dá)到理論最低延遲。

4) 支持 16 路用戶中斷；

5) 支持 XILINX 7 系列以上的全系 FPGA；

6) 支持 Windows/Linux 系統(tǒng)；

三、 方案價(jià)格

真實(shí)的價(jià)格取決于方案的技術(shù)指標(biāo)、項(xiàng)目周期等因素，歡迎洽談了解。

審核編輯：湯梓紅