DAC5675是一款14位分辨率的高速數(shù)模轉(zhuǎn)換器（DAC）。 DAC5675設(shè)計(jì)用于有線和無線通信系統(tǒng)中的高速數(shù)字?jǐn)?shù)據(jù)傳輸，高頻直接數(shù)字合成（DDS）以及測(cè)試和測(cè)量應(yīng)用中的波形重建。 DAC5675在高中頻時(shí)具有出色的無雜散動(dòng)態(tài)范圍（SFDR），非常適合基于TDMA和CDMA的蜂窩基站收發(fā)器（BTS）中的多載波傳輸。

DAC5675采用3.3 V的單電源供電.f _CLK = 400 MSPS，f _OUT = 70 MHz時(shí)功耗為660 mW。 DAC5675提供20 mA的標(biāo)稱滿量程差分電流輸出，支持單端和差分應(yīng)用。輸出電流可以直接饋入負(fù)載，無需額外的外部輸出緩沖器。輸出參考模擬電源電壓AV _DD 。

DAC5675包含一個(gè)用于高速數(shù)字?jǐn)?shù)據(jù)輸入的低壓差分信號(hào)（LVDS）接口。 LVDS具有低差分電壓擺幅，在整個(gè)頻率范圍內(nèi)具有低恒定功耗，可實(shí)現(xiàn)低噪聲水平的高速數(shù)據(jù)傳輸;也就是說，具有低電磁干擾（EMI）。 LVDS通常采用低壓數(shù)字CMOS工藝實(shí)現(xiàn)，使其成為DAC5675與高速低壓CMOS ASIC或FPGA之間高速接口的理想技術(shù)。 DAC5675電流源陣列架構(gòu)支持高達(dá)400 MSPS的更新速率。片上邊沿觸發(fā)輸入鎖存器提供最小的設(shè)置和保持時(shí)間，從而放寬了接口時(shí)序。

DAC5675專為差分變壓器耦合輸出而設(shè)計(jì)，具有50- 雙重終止負(fù)載。采用20 mA滿量程輸出電流，支持4：1阻抗比（輸出功率為4 dBm）和1：1阻抗比變壓器（-2 dBm）。最后一種配置是高輸出頻率和更新速率下的最佳性能的首選。輸出端接至AVDD，電壓兼容范圍為AV _DD - 1至AV _DD + 0.3 V.

精確的片上1.2 -V溫度補(bǔ)償帶隙基準(zhǔn)和控制放大器允許用戶將此輸出電流從20 mA調(diào)節(jié)至2 mA。這提供了20 dB的增益范圍控制功能?；蛘?，可以施加外部參考電壓。 DAC5675具有休眠模式，可將待機(jī)功耗降至約18 mW。

DAC5675采用48引腳PowerPAD？熱增強(qiáng)薄型四方扁平封裝（HTQFP）。該封裝提高了標(biāo)準(zhǔn)尺寸IC封裝的熱效率。該器件的工作溫度范圍為-55°C至125°C的軍用溫度范圍。