描述 數(shù)據(jù) (D) 輸入上滿足設(shè)置時(shí)間要求的信息被發(fā)送到時(shí)鐘 (CLK) 脈沖正向邊沿上的 Q 輸出。 時(shí)鐘觸發(fā)出現(xiàn)在一個(gè)特定電壓電平上，并且不與正向脈沖的轉(zhuǎn)換時(shí)間直接相關(guān)。 當(dāng) CLK 處于高電平或低電平時(shí)，D 輸入對(duì)輸出無影響。 功能表（每個(gè)觸發(fā)器）特性 寬運(yùn)行電壓范圍 輸出可驅(qū)動(dòng)多達(dá) 10 個(gè)低功耗肖特基晶體管邏輯電路 (LSTTL) 負(fù)載 低功耗 tpd典型值 = 12ns 低輸入電流 包含 8 個(gè)具有單軌輸出的觸發(fā)器 清零直接輸入 應(yīng)用包括：緩沖器/存儲(chǔ)寄存器移位寄存器 圖形發(fā)生器