基于FPGA和高速ADC實現(xiàn)多通道通用信號處理平臺的設(shè)計方案

引言

傳統(tǒng)的6U三通道通用信號處理平臺由通用信號處理模塊和激勵接收模塊組成。通用信號處理模塊一般采用3個獨立的通道，每通道為DSP+FPGA的結(jié)構(gòu)。激勵接收模塊一般按頻段劃分為多個種類。隨著航電系統(tǒng)綜合化和軟件無線電理論的發(fā)展，對高速采樣、信號處理、軟件重構(gòu)能力和小型化的要求越來越高。需要設(shè)計出一種集成度更高、重構(gòu)方式更靈活、采樣速率可動態(tài)配置的新型通用信號處理平臺。

本文方案在傳統(tǒng)的6U三通道通用信號處理模塊基礎(chǔ)上，通過采用FPGA分區(qū)加載技術(shù)，將FPGA數(shù)量由三片減少到一片，減少PCB布板面積并降低了系統(tǒng)功耗，從而使激勵接收模塊的采樣功能集成到通用信號處理模塊上。

1、硬件架構(gòu)

新型多通道通用信號處理平臺主要包括高速AD芯片、Xilinx最新UltraScale系列FPGA和TI的多核DSP，原理框圖如圖1所示。其中FPGA和高速ADC之間數(shù)據(jù)傳輸采用JESD204B接口總線。

基于FPGA和高速ADC實現(xiàn)多通道通用信號處理平臺的設(shè)計方案

新型多通道通用信號處理平臺與傳統(tǒng)通用信號處理平臺的差別如圖2所示。采用大容量FPGA和分區(qū)加載技術(shù)，將傳統(tǒng)實現(xiàn)中三個FPGA中的功能放在一個大容量FPGA的3個靜態(tài)區(qū)中。通過局部重構(gòu)多種功能的方法簡化了波形重構(gòu)設(shè)計，滿足多通道波形獨立并發(fā)運行的需求，并且便于后期功能擴展。

1.1 數(shù)據(jù)處理單元

數(shù)據(jù)處理單元主要包括一個Xilinx公司的Kintex ultrascale系列FPGA處理單元和3個DSP處理單元。ADC采集數(shù)據(jù)通過JESD204B接口傳輸?shù)紽PGA進行數(shù)據(jù)預(yù)處理，實現(xiàn)實時數(shù)字信號處理。FPGA預(yù)處理后的數(shù)據(jù)通過EMIF總線傳輸給DSP實現(xiàn)信號識別、解調(diào)和解碼等功能。

1.2 ADC采集單元

ADC采集單元采用采樣率為1 GS/s、JESD204B接口的ADC轉(zhuǎn)換器。選用抖動小的時鐘源，差分信號采樣時鐘，采用專用的低相位噪聲時鐘分配器，時鐘抖動可小于1 ps。外部輸入的模擬信號由ADC轉(zhuǎn)換為數(shù)字信號，然后通過JESD204B接口傳輸給FPGA。

1.3 管理單元

管理單元采用CPLD實現(xiàn)程序加載、在線更新、電源控制以及溫度、電壓采集等板卡健康狀態(tài)的管理。

2、運行流程

2.1 初始化流程

新型多通道通用信號處理平臺初始化流程見圖3，主要完成模塊加電、芯片初始化、版本選擇控制和加電自檢等功能，為平臺正常運行做準(zhǔn)備。

2.2 FPGA動態(tài)加載、在線更新功能

FPGA動態(tài)加載、在線更新電路如圖4所示，不同功能軟件版本存放在FPGA的Flash中，其中包括一個用于在線更新的基礎(chǔ)版本。上電時按照系統(tǒng)規(guī)劃加載默認(rèn)版本。

DSP接收到主機FPGA動態(tài)加載指令后，通過CPLD切換FPGA的Flash高位地址選擇相應(yīng)版本加載到FPGA中，并通過DONE信號檢測加載完成情況。

DSP接收到主機FPGA在線更新指令后，通過CPLD控制FPGA加載基礎(chǔ)版本，并接收更新的程序文件寫入FPGA的Flash相應(yīng)地址。寫入完畢后若校驗成功，則完成在線更新流程，否則上報在線更新異常狀態(tài)。

2.3 DSP動態(tài)加載、在線更新功能

DSP動態(tài)加載、在線更新電路如圖5所示，不同功能軟件版本按照規(guī)劃存放在DSP的Flash中，其中也包括一個基礎(chǔ)版本。上電時按照系統(tǒng)規(guī)劃加載默認(rèn)版本。

DSP接收到主機DSP動態(tài)加載指令后，通過CPLD切換DSP的Flash高位地址選擇相應(yīng)版本加載到DSP的RAM中，然后復(fù)位DSP運行程序。

DSP接收到主機DSP在線更新指令后，通過CPLD控制加載DSP基礎(chǔ)版本，DSP基礎(chǔ)版本接收更新的程序文件寫入DSP的Flash相應(yīng)地址。寫入完畢后若校驗成功，則完成DSP在線更新流程，否則上報在線更新異常狀態(tài)。

2.4 采樣速率動態(tài)配置功能

采樣速率動態(tài)配置電路如圖6所示。上電AD配置默認(rèn)速率，DSP接收到AD速率指令后，通知CPLD中的microBlaze配置時鐘分配電路產(chǎn)生規(guī)定的采樣時鐘，并對AD進行相應(yīng)的設(shè)置。

DSP接收到主機DSP動態(tài)加載指令后，通過CPLD切換DSP的Flash高位地址選擇相應(yīng)版本加載到DSP的RAM中，然后復(fù)位DSP運行程序。

3、結(jié)論

新型多通道通用信號處理平臺由傳統(tǒng)的通道資源獨立架構(gòu)演變?yōu)橥ǖ蕾Y源共享架構(gòu)，并且集成了數(shù)據(jù)采集和信號處理功能，實現(xiàn)了小型化設(shè)計。該方案滿足對體積、功耗和重量要求嚴(yán)苛的應(yīng)用平臺需求，已成功應(yīng)用于多個工程項目，可廣泛應(yīng)用于航空、航天、通信、雷達等領(lǐng)域。

責(zé)任編輯：gt

閱讀全文

dsp(364919) dsp(364919)
FPGA(632043) FPGA(632043)
adc(554246) adc(554246)

基于高速多通道CCD預(yù)放電路的設(shè)計方案

高速成像應(yīng)用中，CCD的輸出通道數(shù)較多，且每個通道的速度也很高。多通道輸出需要多個放大器對信號進行放大。當(dāng)放大器數(shù)量較多時，電路板布局時很難使放大器靠近CCD放置。然而，較長的電路板走線產(chǎn)生

2013-10-10 12:02:00

2589

基于FPGA的多普勒測振計信號采集與處理系統(tǒng)設(shè)計方案

為了實現(xiàn)激光-水聲淺海地形遙感探測中水聲信號的實時解調(diào)與處理，本文提出了一種基于FPGA的激光多普勒測振計信號采集與處理系統(tǒng)的設(shè)計方案。以Cyclone Ⅱ系列FPGA為核心控制模塊，結(jié)合

2013-10-29 10:10:02

3059

基于PCI總線的微弱信號采集模塊的設(shè)計方案

為解決現(xiàn)場測試系統(tǒng)中微弱信號的高速實時采集處理和及時可靠存儲的問題，本文提出了基于PCI總線的數(shù)據(jù)采集電路的設(shè)計方案，該方案將模擬信號通過高速A/D芯片有效采樣，在FPGA的控制下將數(shù)據(jù)上傳到PC機

2014-01-24 09:45:29

4027

5G無線測試系統(tǒng)高速多通道數(shù)據(jù)采集參考設(shè)計包括BOM及層圖

接收器的 3.2Gsps 1.5GHz 多通道高速模擬前端通道間的時鐘偏斜小于 5ps符合 JESD204B 標(biāo)準(zhǔn)的多通道時鐘解決方案可擴展的平臺，適用于具有引腳兼容性的 ADC12DJxx00 系列支持 TI 的高速轉(zhuǎn)換器和采集卡 (TSW14J56/TSW14J57)

2018-10-11 11:59:37

FPGA+DSP導(dǎo)引頭信號處理中的FPGA技術(shù)該怎么實現(xiàn)？

的多通道流量，那么單純基于DSP的硬件系統(tǒng)就可能需要更大的面積，成本或功耗。一個FPGA僅在一個器件上就能高提供多達550個并行乘法和累加運算，從而以較少的器件和較低的功耗提供同樣的性能。但對于定期系數(shù)更新，決策控制任務(wù)或者高速串行處理任務(wù)，FPGA的優(yōu)化程度遠不如DSP。

2019-08-30 06:31:29

FPGA實現(xiàn)高速FFT處理器的設(shè)計

FPGA實現(xiàn)高速FFT處理器的設(shè)計介紹了采用Xilinx公司的Virtex - II系列FPGA設(shè)計高速FFT處理器的實現(xiàn)方法及技巧。充分利用Virtex - II芯片的硬件資源,減少復(fù)雜邏輯,采用

2012-08-12 11:49:01

FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應(yīng)用場景

的設(shè)計方案。利用JESD204B協(xié)議的確定性延遲特性,只要保證通道間下行數(shù)據(jù)的相互延遲不超過一個多幀時鐘周期,通過關(guān)鍵控制信號的設(shè)計和處理,通道間可以實現(xiàn)數(shù)據(jù)的同步,有效控制板內(nèi)多片ADC之間進行

2019-12-03 17:32:13

FPGA高速數(shù)據(jù)采集設(shè)計之JESD204B接口應(yīng)用場景

超過一個多幀時鐘周期,通過關(guān)鍵控制信號的設(shè)計和處理,通道間可以實現(xiàn)數(shù)據(jù)的同步,有效控制板內(nèi)多片ADC之間進行同步采樣,從而解決數(shù)字相控陣?yán)走_下行數(shù)據(jù)因采集帶來的相位一致性問題。2、雷達多通道同步采集實現(xiàn)

2019-12-04 10:11:26

FPGA內(nèi)部AD多通道采樣實驗設(shè)計與實現(xiàn)

1、FPGA內(nèi)部AD多通道采樣實驗設(shè)計與實現(xiàn)編寫程序，使用Anlogic 自帶的ADC進行四通道數(shù)據(jù)輪詢采集，同時介紹TD軟件IP核的用法。本實驗設(shè)計使用FPGA自帶的12位串行AD芯片工作，將直流

2022-07-15 18:18:37

FPGA和DSP高速通信接口設(shè)計方案

至關(guān)重要?！　igerSHARC系列DSP芯片與外部進行數(shù)據(jù)通信主要有兩種方式：總線方式和鏈路口方式。鏈路口方式更適合于FPGA與DSP之間的實時通信。隨著實時信號處理運算量的日益增加，多DSP并行

2019-06-21 05:00:04

FPGA的高速數(shù)據(jù)處理系統(tǒng)結(jié)構(gòu)和硬件設(shè)計

湊，節(jié)約空間。FPGA由于其高度的并行和靈活的配置特性，以高速、實時、低成本、高靈活性的優(yōu)點應(yīng)用于數(shù)字信號處理領(lǐng)域。本文敘述了采用FPGA實現(xiàn)光纖微擾動傳感器的數(shù)據(jù)處理的具體方案，提供了一種高速實時數(shù)據(jù)處理

2020-09-04 09:56:23

信號分析儀和無線測試儀中的射頻采樣高速ADC時鐘解決方案

描述TIDA-01016 是一款適合高動態(tài)范圍高速 ADC 的時鐘解決方案。射頻輸入信號由高速 ADC 直接采用射頻取樣法捕獲。ADC32RF80 是一款雙通道 14 位 3GSPS 射頻取樣

2018-09-30 09:26:09

多通道ADC方案設(shè)計的問題

有沒有多通道（數(shù)量在100以上，也可能上千通道）ADC采樣的一個方案？目前能想到的方案（1）模擬信號先經(jīng)過數(shù)字開關(guān),然后選通，再到ADC采樣口。（2）有沒有多通道ADC的cpu（類似于fpga）的CPU？希望大家能給點建議。

2019-03-18 09:17:54

多通道adc dma處理數(shù)據(jù)上有干擾

[tr][td]多通道adc dma處理數(shù)據(jù)上有干擾我改變一個通道的采集電壓值，對其他通道的采集的數(shù)值產(chǎn)生影響，這個該怎么解決？

2017-12-20 15:58:28

多通道信號采集記錄多通道采集存儲多通道記錄存儲介紹

納米軟件NSAT-4000多通道信號高速采集記錄存儲回放系統(tǒng)主要用于對多通道信號進行長時間高速連續(xù)實時采集記錄和回放產(chǎn)生，適用于雷達、無線通信、軟件無線電、電子對抗、電子偵察、衛(wèi)星導(dǎo)航、復(fù)雜電磁環(huán)境

2021-08-11 17:32:07

多通道RF到位開發(fā)平臺可實現(xiàn)相控陣的快速原型設(shè)計

波段采樣解決方案。集成式射頻采樣高速轉(zhuǎn)換器最新版本的高速轉(zhuǎn)換器在單片硅上集成了ADC，DAC和數(shù)字信號處理模塊。圖1所示的MxFE ?四通道，16位，12 GSPS，RF DAC和四通道，12位，4

2020-08-21 14:24:29

多通道、通用模擬輸入參考設(shè)計

、高度模塊化整合,使得傳感器輸入量劇增。如何在超小尺寸的PLC模塊內(nèi)構(gòu)建通用的模擬信號和溫度測量成為工業(yè)4.0的關(guān)鍵。為滿足工業(yè)客戶的這一需求,我們以Maxim的高精度ADC為核心,分別設(shè)計了多通道

2019-03-25 21:47:18

多通道及通用模擬輸入?yún)⒖荚O(shè)計

2022-03-16 11:23:20

ARM和FPGA的嵌入式多通道超聲波采集開發(fā)

`多通道超聲波高速信號采集開發(fā)套件（以下簡稱采集板）是我司新推出的多通道超聲波信號采集和二次開發(fā)平臺，集成了超聲波高壓發(fā)射、回波信號接收、放大、AD 采集及處理功能、信號存儲，并且提供了二次開發(fā)功能

2020-09-07 10:50:31

GSPS ADC的最理想時鐘源高速數(shù)字轉(zhuǎn)換器應(yīng)用平臺

描述ADC12D1600RFRB 參考設(shè)計提供了展示高速數(shù)字轉(zhuǎn)換器應(yīng)用（其中整合了時鐘、電源管理和信號處理）的平臺。此參考設(shè)計利用 1.6 GSPS ADC12D1600RF 器件、板載 FPGA

2018-12-17 16:16:17

PICO示波器多通道信號采集測試系統(tǒng)的設(shè)計與實現(xiàn)

隨著計算機和微電子技術(shù)的發(fā)展，雷達、通信等眾多應(yīng)用領(lǐng)域?qū)τ跀?shù)據(jù)采集系統(tǒng)提出了更高的要求，數(shù)據(jù)采集正在向著多通道、高采樣率、高分辨率、大容量存儲和高速傳輸速率方向快速發(fā)展。通用的數(shù)據(jù)采集卡多為八通道

2021-10-08 14:23:04

SDRAM控制器實現(xiàn)FPGA模塊化和通用性的設(shè)計方案

基于SDRAM控制器實現(xiàn)FPGA模塊化和通用性的解決方案設(shè)計

2020-12-22 07:58:55

VHDL 基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計思路

2020-08-31 18:54:17

【FPGA參賽作品】生理電信號同步多通道數(shù)據(jù)采集系統(tǒng)的設(shè)...

【背景】針對當(dāng)前生理電信號采集設(shè)備多為異步數(shù)據(jù)采集設(shè)備，高速模擬復(fù)用開關(guān)無法實現(xiàn)理想開、關(guān)狀態(tài)，各信號通道串?dāng)_較大，開關(guān)的開啟、關(guān)閉無法實現(xiàn)時域同步；依據(jù)數(shù)字信號處理理論：時域信號時移導(dǎo)致頻域信號

2012-06-14 00:11:59

【芯航線FPGA學(xué)習(xí)平臺眾籌進度帖】芯航線FPGA學(xué)習(xí)平臺介紹

與PC機實現(xiàn)高速通信，例如將FPGA使用高速ADC采集到的數(shù)據(jù)發(fā)送到PC機上進行進一步分析處理。為了實現(xiàn)FPGA與PC機實現(xiàn)高速通信，我們特開發(fā)了USB2.0通信模塊，模塊使用經(jīng)典的USB2.0芯片

2015-09-14 21:41:41

一種基于FPGA和DSP的高速數(shù)據(jù)采集設(shè)計方案介紹

／A芯片直接與DSP相連，由DSP來完成數(shù)字信號處理算法。目前主要的高端數(shù)字信號處理器有TI公司的DSP和AD公司的ADSP。該方案的優(yōu)點在于：設(shè)計簡潔，所需芯片數(shù)量少。缺點是：在數(shù)據(jù)轉(zhuǎn)換通道多

2019-07-05 06:41:27

一種基于FPGA的振動信號采集處理系統(tǒng)設(shè)計介紹

特點，采用數(shù)據(jù)流控制的方法實現(xiàn)了信息的并行處理，可以更加有效的實現(xiàn)多通道振動信號采集;同時為了提高數(shù)據(jù)的可靠性采用時間標(biāo)定的方法進行數(shù)據(jù)的存儲和校驗。本文第一節(jié)介紹了該系統(tǒng)的整體設(shè)計方案，第二節(jié)

2019-07-01 06:11:15

分享一款不錯的通用微處理器與DSP的接口設(shè)計方案

本文提出了一個通用微處理器（ARM）與DSP的接口設(shè)計方案，以實現(xiàn)兩者的實時通信。

2021-06-08 06:36:41

分享一種不錯的基于FPGA和USB的通用CCD采集系統(tǒng)設(shè)計方案

提出一種基于FPGA和USB的通用CCD采集系統(tǒng)設(shè)計方案。該系統(tǒng)在不改變硬件的情況下可以采集多種CCD，并上傳至PC機，使用軟件處理采集到的數(shù)據(jù)。

2021-04-22 06:23:40

基于FPGA的多通道綜合測試系統(tǒng)設(shè)計

多通道綜合測試系統(tǒng)實物測試結(jié)果圖3 結(jié)語本設(shè)計以FPGA為核心控制單元，實現(xiàn)了一種多通道綜合測試系統(tǒng)，具備開關(guān)切換、通道選擇、數(shù)據(jù)采集、TCP/IP協(xié)議數(shù)據(jù)傳輸?shù)裙δ?，充分利用和體現(xiàn)了FPGA的優(yōu)勢，提供了一種功能完善、性能優(yōu)良的綜合測試系統(tǒng)設(shè)計方案。

2018-08-07 10:08:19

基于AT84AD001型ADC的2GHz高速信號采集系統(tǒng)

降低輸出數(shù)據(jù)率，也可以方便地與多種類型的高速FPGA直接相連，實現(xiàn)高速率的數(shù)據(jù)存儲和處理。為補償由于器件參數(shù)離散和傳輸路徑差異所造成的采樣時鐘時延，該ADC具有采樣延時校準(zhǔn)功能，可通過片內(nèi)的數(shù)字采樣延時

2019-04-30 07:00:11

基于DAC5687的高速多通道信號模擬器系統(tǒng)設(shè)計

度、高可靠性等特點，因此FPGA 應(yīng)用于高速多通道雷達信號模擬器可大大提高系統(tǒng)設(shè)計的靈活性和系統(tǒng)的擴展性。本文設(shè)計的高速多通道信號模擬器系統(tǒng)可廣泛應(yīng)用于通信、雷達信號的模擬產(chǎn)生，為雷達設(shè)備，特別是接收機

2019-07-10 08:16:48

基于TMS320C6701信號處理器的高性能信號處理模塊的設(shè)計方案

本文提出了一種基于TMS320C6701信號處理器的高性能信號處理模塊的設(shè)計方案，設(shè)計了具有一定通用性的并行信號處理模塊，該模塊具有高速互連接口，可以根據(jù)應(yīng)用系統(tǒng)的需求構(gòu)成不同的并行系統(tǒng)，完成各種信號處理任務(wù)。

2021-04-02 07:30:14

基于軟件無線電的高速QPSK調(diào)制器的設(shè)計與實現(xiàn)

軟件無線電是在無線通信中建立一個通用、標(biāo)準(zhǔn)的硬件平臺，把收發(fā)信號的數(shù)字化處理（A/D 和D/A 轉(zhuǎn)換）盡量靠近天線，從而可以在保持硬件平臺不變的情況下，通過僅修改數(shù)字信號的處理軟件來非常方便地實現(xiàn)

2017-08-02 19:42:27

如何實現(xiàn)基于多相濾波的數(shù)字接收機的FPGA？

、較高的靈敏度、大的動態(tài)范圍，能夠檢測和處理同時到達的信號、準(zhǔn)確的參數(shù)測量能力和一定的信號識別能力。直接信道化接收機的運算量大且輸出速率與采樣速率相同，實現(xiàn)困難，后續(xù)處理的壓力很大，高速ADC與慢速信號

2019-08-22 08:01:34

如何采用Spartan-3 FPGA實現(xiàn)通用視頻采集系統(tǒng)的設(shè)計？

本文介紹了采用Xilinx公司的Spartan-3 FPGA實現(xiàn)通用視頻采集系統(tǒng)的設(shè)計方案。

2021-06-08 06:34:30

怎么實現(xiàn)以FPGA為核心器件的并行多通道信號產(chǎn)生模塊？

本文以并行多通道信號產(chǎn)生模型為依據(jù)，設(shè)計并實現(xiàn)了以FPGA為核心器件的并行多通道信號產(chǎn)生模塊，主要包括FPGA系統(tǒng)設(shè)計和多通道波形產(chǎn)生模塊設(shè)計。通過模塊測試后發(fā)現(xiàn)，該模塊具備產(chǎn)生高質(zhì)量并行多通道激勵信號的能力。

2021-04-29 06:17:38

怎么實現(xiàn)基于嵌入式Linux平臺的多協(xié)議路由器的設(shè)計？

本文介紹在分級Ad Hoc網(wǎng)絡(luò)中多協(xié)議路由器的地位及功能，在此基礎(chǔ)上提出一種多協(xié)議路由器設(shè)計方案。結(jié)合設(shè)計方案，介紹實現(xiàn)方案中所采用的Motorola公司的ColdFire嵌入式處理器MCF5272、uClinux操作系統(tǒng)，以及在該平臺上運行的路由協(xié)議A0DV。

2021-06-07 06:12:10

求一種多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)的設(shè)計方案　　

求一種多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)的設(shè)計方案?！　?/div>

2021-04-28 06:13:04

求助，關(guān)于高速ADC-AD9239多通道同步的問題

你好，我使用AD9239-210，設(shè)計中工作時鐘外部信號源輸入200MHz，所有8個通道使用同一個時鐘源。板子上兩片AD9239，采樣后的數(shù)據(jù)通過GTX接口進入FPGA的內(nèi)部邏輯。邏輯中數(shù)據(jù)處理

2023-12-13 09:17:30

用dsp+fpga做的pci 高速數(shù)據(jù)采集處理平臺

Broadkey 6416板是一款高端的PCI總線數(shù)據(jù)采集卡，該卡可作軟件無線電數(shù)字中頻接收、數(shù)據(jù)采集、數(shù)據(jù)分析和信號處理等使用。該卡采用ADC＋FPGA＋DSP 的通用架構(gòu)，都采用高速、高性能

2010-02-05 15:04:28

采用FPGA實現(xiàn)多普勒測振計信號采集系統(tǒng)設(shè)計

針對遙感系統(tǒng)的工作環(huán)境特點、待處理信號的頻譜特征以及系統(tǒng)信噪比等要求，綜合比較多種信號采集系統(tǒng)方案的優(yōu)缺點，本文提出了一種基于FPGA的激光多普勒測振計信號采集與處理系統(tǒng)的設(shè)計方案，該方案可以實現(xiàn)光

2019-06-24 07:16:30