賽靈思公司推出 Vivado 設(shè)計(jì)套件 HLx 版本，為All Programmable SoC 和 FPGA以及打造可復(fù)用的平臺(tái)提供了全新超高生產(chǎn)力設(shè)計(jì)方法。新版 HLx 包括 HL 系統(tǒng)版本、HL 設(shè)計(jì)版本和 HL WebPACK 版本。所有 HLx 版本均包括帶有 C/C++ 庫(kù)的 Vivado 高層次綜合 （HLS）、Vivado IP 集成器 （IPI）、LogicCORE IP 子系統(tǒng)以及完整的 Vivado 實(shí)現(xiàn)工具套件，使主流用戶能夠方便地采用生產(chǎn)力最高、最先進(jìn)的C 語(yǔ)言和 IP設(shè)計(jì)流程。結(jié)合最新 UltraFast 高級(jí)生產(chǎn)力設(shè)計(jì)方法指南，相比采用傳統(tǒng)方法而言，用戶可將生產(chǎn)力提升 10-15 倍。全新HLx 版本將作為 Vivado 設(shè)計(jì)套件的免費(fèi)升級(jí)版提供。

為創(chuàng)建和編程可復(fù)用的平臺(tái)工作帶來(lái)超高生產(chǎn)力

過去 3 年來(lái)，賽靈思前沿客戶率先采用基于 C 語(yǔ)言和 IP的設(shè)計(jì)技術(shù)與方法，并推動(dòng)有關(guān)技術(shù)和方法不斷完善，走向成熟，這些成熟的技術(shù)和方法現(xiàn)已納入 HLx 版本中，實(shí)踐證明有望將生產(chǎn)力提升 10-15 倍。為了實(shí)現(xiàn)這一超高生產(chǎn)力，客戶采用了如下全部或部分設(shè)計(jì)技術(shù)與方法：1） 基于 C 語(yǔ)言的設(shè)計(jì)和優(yōu)化再利用；2） IP 子系統(tǒng)的復(fù)用；3） 集成自動(dòng)化；4） 加速設(shè)計(jì)收斂。

有別于將大部分設(shè)計(jì)精力用在設(shè)計(jì)流程后端的傳統(tǒng) RTL 設(shè)計(jì)，基于 C 和 IP 的設(shè)計(jì)可以支持廣泛的優(yōu)化設(shè)計(jì)復(fù)用，以加速更出色的微型架構(gòu)的創(chuàng)建和快速探索更多設(shè)計(jì)的可能性，而且還能取代易出錯(cuò)的手動(dòng) C 到 RTL 轉(zhuǎn)換，避免在集成基于 C 語(yǔ)言和 RTL 的 IP時(shí)浪費(fèi)時(shí)間和出錯(cuò)，并可大幅縮短驗(yàn)證時(shí)間。利用高層次抽象，客戶發(fā)現(xiàn)他們能夠快速獲得整體同樣出色甚至更好的結(jié)果質(zhì)量（性能、功耗和利用率）。

為了支持這些高生產(chǎn)力的設(shè)計(jì)流程，全新HLx 各版本均包括 Vivado HLS、Vivado IPI、LogicCORE IP 子系統(tǒng)和完整的 Vivado 實(shí)現(xiàn)工具套件。此外，賽靈思及其聯(lián)盟生態(tài)系統(tǒng)還在不斷擴(kuò)展特定市場(chǎng)的 C 語(yǔ)言庫(kù)，諸如針對(duì)視頻和圖像處理的 OpenCV，以及面向汽車駕駛員輔助系統(tǒng) （ADAS） 和數(shù)據(jù)中心應(yīng)用的機(jī)器學(xué)習(xí)等。賽靈思的全新 LogiCORE IP 子系統(tǒng)是一種高度可配置的、專為特定市場(chǎng)量身定制的構(gòu)建模塊，其集成了多達(dá) 80 個(gè)不同的 IP 核、軟件驅(qū)動(dòng)程序、設(shè)計(jì)范例和多種測(cè)試平臺(tái)。新型 IP 子系統(tǒng)可用于以太網(wǎng)、PCIe、視頻處理、圖像傳感器處理以及 OTN 開發(fā)。這些 IP 子系統(tǒng)采用 AMBA AXI 4 互聯(lián)協(xié)議、IEEE P1735 加密和 IP-XACT 等業(yè)界標(biāo)準(zhǔn)，可與賽靈思及其聯(lián)盟成員提供的 IP 實(shí)現(xiàn)互操作，并加速集成。

基于 C 的 IP 和預(yù)封裝的 IP 子系統(tǒng)相結(jié)合，能利用 Vivado IPI 實(shí)現(xiàn)集成自動(dòng)化。Vivado IPI 的集成自動(dòng)化提供了具有器件和平臺(tái)感知的互動(dòng)開發(fā)環(huán)境。該環(huán)境可支持關(guān)鍵 IP 接口的智能自動(dòng)連接、一鍵式 IP 子系統(tǒng)生成、實(shí)時(shí) DRC，以及接口更換通知，同時(shí)還具備強(qiáng)大的調(diào)試功能。具有平臺(tái)感知的智能功能可對(duì) Zynq SoC 和 MPSoC 處理系統(tǒng)預(yù)先配置適當(dāng)?shù)耐庠O(shè)、驅(qū)動(dòng)程序和存儲(chǔ)器映射，以便支持目標(biāo)開發(fā)板。設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在能夠針對(duì) ARM 處理系統(tǒng)和高性能 FPGA 邏輯快速識(shí)別、重用并集成軟硬件 IP 核。

賽靈思公司設(shè)計(jì)方法市場(chǎng)營(yíng)銷高級(jí)總監(jiān) Tom Feist 指出：“全新HLx 版本設(shè)計(jì)套件提供了用于創(chuàng)建和編程可復(fù)用的 All Programmable 平臺(tái)的架構(gòu)。我們所有的 Vivado 套件均提供有高級(jí)工具、IP 和 UltraFast 設(shè)計(jì)方法，讓我們的主流客戶能夠集中精力實(shí)現(xiàn)差異化價(jià)值，更快速地打造出更出色的設(shè)計(jì)?！?/p>

HLx 配合補(bǔ)充SDx 以創(chuàng)建并部署平臺(tái)

HLx 可幫助硬件工程師加速 All Programmable 平臺(tái)的創(chuàng)建、修改和編程工作，并進(jìn)一步完善了賽靈思專為軟件和系統(tǒng)工程師量身定制的SDx 開發(fā)環(huán)境（SDSoC、SDAccel 和 SDNet）。SDx 系列開發(fā)環(huán)境能用 C、C++、OpenCL 和用于數(shù)據(jù)包處理的新興 P4 語(yǔ)言的組合通過 HLx 生成的平臺(tái)進(jìn)行軟件定義編程。HLx 和 SDx 代表了賽靈思設(shè)計(jì)實(shí)現(xiàn)解決方案的新時(shí)代，為用戶借助Zynq SoC、MPSoC、ASIC 級(jí) FPGA 和 3D IC 等新一代 All Programmable 器件開發(fā)更智能、互聯(lián)互通的差異化系統(tǒng)提供強(qiáng)大支持。

供貨情況

全新HLx升級(jí)版現(xiàn)已在 Vivado 設(shè)計(jì)套件 2015.4 版本中提供，支持賽靈思 7 系列、UltraScale 和 UltraScale+ 器件。下載最新版，敬請(qǐng)?jiān)L問：china.xilinx.com/download。如需了解更多信息，敬請(qǐng)觀看 Vivado QuickTake 視頻，注冊(cè)參加培訓(xùn)，并充分利用 UltraFast 設(shè)計(jì)方法指南（適用于 Vivado 設(shè)計(jì)套件）以及最新 UltraFast 高效生產(chǎn)力設(shè)計(jì)方法指南（適用于 Vivado 設(shè)計(jì)套件）。

?