chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado? 設(shè)計(jì)套件 2023.2 版本:加速自適應(yīng) SoC 和 FPGA 產(chǎn)品設(shè)計(jì)

Xilinx賽靈思官微 ? 來源:未知 ? 2023-11-02 08:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:Suhel Dhanani

AMD 自適應(yīng) SoC 與 FPGA 事業(yè)部軟件市場營銷總監(jiān)

由于市場環(huán)境日益復(fù)雜、產(chǎn)品競爭日趨激烈,為了加快推出新型自適應(yīng) SoC 和 FPGA 設(shè)計(jì),硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師需要探索更為高效的全新工作方式。AMD Vivado設(shè)計(jì)套件可提供易于使用的開發(fā)環(huán)境和強(qiáng)大的工具,有助于加速大型自適應(yīng) SoC 和FPGA等系列產(chǎn)品的設(shè)計(jì)與上市。

現(xiàn)在,我很高興為大家詳細(xì)介紹 AMD 最新發(fā)布的 Vivado 設(shè)計(jì)套件2023.2 ,以及它的更多優(yōu)勢——將幫助設(shè)計(jì)人員快速實(shí)現(xiàn)目標(biāo) Fmax,在實(shí)現(xiàn)之前精確估算功耗需求,并輕松滿足設(shè)計(jì)規(guī)范。

使用新的布局和布線特性

快速實(shí)現(xiàn)目標(biāo) Fmax

基于 Vivado 設(shè)計(jì)套件的智能設(shè)計(jì)運(yùn)行 ( IDR )、報(bào)告 QoR 評(píng)估 ( RQA )和報(bào)告 QoR 建議 ( RQS )等差異化功能,2023.2 版本提供的新特性可幫助設(shè)計(jì)人員和架構(gòu)師快速實(shí)現(xiàn) Fmax 目標(biāo)。

舉例來說,Versal SSIT器件中的超級(jí)邏輯區(qū)域( SLR )交叉布局和布線目前已通過新算法實(shí)現(xiàn)自動(dòng)化,從而將最大限度地提高性能。我們針對(duì)AMD Versal 設(shè)計(jì)添加了多線程器件鏡像生成支持,有助于加速比特流生成。

上述改進(jìn)旨在幫助設(shè)計(jì)人員快速實(shí)現(xiàn)其性能目標(biāo)。

使用更新的 Power Design Manager 工具

改進(jìn)功耗估算

需要特別指出的是,我們?cè)?2023.2 版本中擴(kuò)展了 Power Design Manager( PDM )工具的可用性,從僅支持 Versal 器件擴(kuò)展到同時(shí)支持大多數(shù) UltraScale+ 器件,使設(shè)計(jì)人員在專注于設(shè)計(jì)實(shí)現(xiàn)方案之前,能夠比以往任何時(shí)候都要更輕松地精確估算功耗

PDM 可提供易于使用的界面和增強(qiáng)的向?qū)?,支持針?duì)最新 AMD 自適應(yīng) SoC 和 FPGA 中的硬 IP 塊進(jìn)行功耗估算。它使用最新的特性描述模型確保功耗估算準(zhǔn)確性,并幫助平臺(tái)為未來的熱能及供電做好準(zhǔn)備。

此外,CSV文件也可導(dǎo)入和導(dǎo)出,而 PDM 數(shù)據(jù)則能輕松轉(zhuǎn)換為可讀取的文本報(bào)告。

上述變化支持 Xilinx Power Estimator( XPE )能夠無縫直觀地過渡到 PDM。

使用新增功能輕松創(chuàng)建和調(diào)試設(shè)計(jì)

與此同時(shí),我們還添加了其它特性,使復(fù)雜設(shè)計(jì)的創(chuàng)建、仿真和調(diào)試工作變得輕松易行。IP 集成器中面向 Versal 器件的新的地址路徑可視化、增強(qiáng)的 DFX 平面圖可視化,以及在相同設(shè)計(jì)中新增了對(duì) Tandem 配置和 DFX 的支持,所有這些新特性都將為簡化設(shè)計(jì)過程提供助力。

其它關(guān)鍵更新包括:擴(kuò)展了對(duì) SystemC 測試臺(tái)的 VCD 支持,以協(xié)助調(diào)試功能;此外還添加了 STAPL 支持,以在編程環(huán)境中針對(duì) UltraScale+ 和 Versal 設(shè)計(jì)驗(yàn)證 JTAG鏈。利用最新版解決方案,設(shè)計(jì)人員能夠更輕松地設(shè)計(jì) UltraScale+ 和 Versal 器件。

使用 Vivado設(shè)計(jì)套件

高效實(shí)現(xiàn)自適應(yīng) SoC 和 FPGA 設(shè)計(jì)

我們相信,Vivado 設(shè)計(jì)套件2023.2 所包含的更新將幫助硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師更輕松快速地跟進(jìn)不斷變化的市場需求,同時(shí)還能將高性能與快速產(chǎn)品上市進(jìn)程兼而得之。作為您的合作伙伴,我們始終致力于不斷改進(jìn)優(yōu)化設(shè)計(jì)工具,幫助您充分發(fā)揮 AMD 自適應(yīng) SoC 和 FPGA 產(chǎn)品解決方案的強(qiáng)大功能。

NEW

歡迎進(jìn)一步了解

2023.2 版本的新功能立即下載

快速啟動(dòng)工作


原文標(biāo)題:Vivado? 設(shè)計(jì)套件 2023.2 版本:加速自適應(yīng) SoC 和 FPGA 產(chǎn)品設(shè)計(jì)

文章出處:【微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1797

    瀏覽量

    132887
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2190

    瀏覽量

    128713

原文標(biāo)題:Vivado? 設(shè)計(jì)套件 2023.2 版本:加速自適應(yīng) SoC 和 FPGA 產(chǎn)品設(shè)計(jì)

文章出處:【微信號(hào):賽靈思,微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高壓放大器驅(qū)動(dòng):基于FPGA的SPGD自適應(yīng)光學(xué)控制平臺(tái)的探索

    實(shí)驗(yàn)名稱: 基于FPGA的SPGD自適應(yīng)光學(xué)控制平臺(tái)整體設(shè)計(jì) 測試目的: 在分析優(yōu)化式自適應(yīng)光學(xué)系統(tǒng)平臺(tái)的基礎(chǔ)上,結(jié)合SPGD算法原理以及項(xiàng)目實(shí)際需求,對(duì)SPGD自適應(yīng)光學(xué)控制平臺(tái)進(jìn)行
    的頭像 發(fā)表于 10-11 17:48 ?536次閱讀
    高壓放大器驅(qū)動(dòng):基于<b class='flag-5'>FPGA</b>的SPGD<b class='flag-5'>自適應(yīng)</b>光學(xué)控制平臺(tái)的探索

    AMD Vivado設(shè)計(jì)套件2025.1版本的功能特性

    隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產(chǎn),解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本( 2025.1 或更高版本)和全新操作指南資源。該集
    的頭像 發(fā)表于 09-23 09:15 ?777次閱讀
    AMD <b class='flag-5'>Vivado</b>設(shè)計(jì)<b class='flag-5'>套件</b>2025.1<b class='flag-5'>版本</b>的功能特性

    在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計(jì)流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對(duì)硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對(duì) AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 08-06 17:21 ?1310次閱讀
    在AMD Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>上使用QEMU+協(xié)同仿真示例

    基于FPGA LMS算法的自適應(yīng)濾波器設(shè)計(jì)

    自適應(yīng)濾波是近幾十年發(fā)展起來的信號(hào)處理理論的的新分支。隨著人們?cè)谠擃I(lǐng)域研究的不斷深入,自適應(yīng)處理的理論和技術(shù)日趨完善,其應(yīng)用領(lǐng)域也越來越廣泛。自適應(yīng)濾波在通信、控制、語言分析和綜合、地震信號(hào)處理
    的頭像 發(fā)表于 07-10 11:25 ?2788次閱讀
    基于<b class='flag-5'>FPGA</b> LMS算法的<b class='flag-5'>自適應(yīng)</b>濾波器設(shè)計(jì)

    CYW43907使用AP功能時(shí)是否具有自適應(yīng)功能?

    我們想在我們的產(chǎn)品中使用這種芯片來獲得 CE 注冊(cè)證書,CE 需要自適應(yīng)功能,但是我們?cè)跀?shù)據(jù)表和源包中找不到任何消息。functions 要執(zhí)行如下: 啟動(dòng)時(shí)自動(dòng)掃描并選擇干擾較小的頻道,遇到干擾
    發(fā)表于 07-09 08:21

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線策略

    您是否準(zhǔn)備將設(shè)計(jì)遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計(jì)基線是一種行之有效的時(shí)序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計(jì)奠定堅(jiān)實(shí)的基礎(chǔ)。跳過這些步驟可能會(huì)導(dǎo)致
    的頭像 發(fā)表于 06-04 11:40 ?457次閱讀

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng)
    的頭像 發(fā)表于 05-07 15:15 ?827次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快<b class='flag-5'>FPGA</b>開發(fā)完成Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>設(shè)計(jì)

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    。無論您是高級(jí)自適應(yīng) SoC 開發(fā)人員,還是 CXL 初學(xué)者,第二代 Versal Premium 系列都能提供靈活的 CXL 3.1 子系統(tǒng),非常適合內(nèi)存擴(kuò)展、內(nèi)存池化和內(nèi)存加速應(yīng)用。
    的頭像 發(fā)表于 04-24 14:52 ?757次閱讀
    第二代AMD Versal Premium系列<b class='flag-5'>SoC</b>滿足各種CXL應(yīng)用需求

    GLAD應(yīng)用:大氣像差與自適應(yīng)光學(xué)

    概述 激光在大氣湍流中傳輸時(shí)會(huì)拾取大氣湍流導(dǎo)致的相位畸變,特別是在長距離傳輸?shù)募す馔ㄐ畔到y(tǒng)中。這種畸變會(huì)使傳輸激光的波前劣化。通過在系統(tǒng)中引入自適應(yīng)光學(xué)系統(tǒng),可以對(duì)激光傳輸時(shí)拾取的低頻畸變進(jìn)行校正
    發(fā)表于 03-10 08:55

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動(dòng)為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請(qǐng)注意,Advance
    的頭像 發(fā)表于 01-23 09:33 ?1089次閱讀
    AMD Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC 器件的 Advanced Flow 布局布線
    的頭像 發(fā)表于 01-17 10:09 ?1008次閱讀
    AMD Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時(shí),按照 IP 的默認(rèn)設(shè)置,在 IP wizard 中使能了“Internal Responder”,就可以
    的頭像 發(fā)表于 01-10 13:33 ?1221次閱讀
    AMD Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大改進(jìn)。此版本為 AMD Versal 自適應(yīng)
    的頭像 發(fā)表于 11-22 13:54 ?1312次閱讀

    使用Vivado通過AXI Quad SPI實(shí)現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個(gè)簡單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?2377次閱讀
    使用<b class='flag-5'>Vivado</b>通過AXI Quad SPI實(shí)現(xiàn)XIP功能

    AMD自適應(yīng)和嵌入式產(chǎn)品技術(shù)日日程上線

    AMD 自適應(yīng)和嵌入式產(chǎn)品技術(shù)日 –北京站活動(dòng)日程現(xiàn)已上線!
    的頭像 發(fā)表于 10-25 10:02 ?788次閱讀