原語，即primitive。不同的廠商，原語不同；同一家的FPGA，不同型號的芯片，可以也不一樣；原語類似最底層的描述方法。使用原語的好處，可以直接例化使用，不用定制IP；即可通過復(fù)制原語的語句，然后例化IP，就可使用；Xilinx是通過直接修改原語中的參數(shù)再例化IP來使用；Xilinx公司的原語分為10類，包括：計算組件，IO端口組件，寄存器/鎖存器，時鐘組件，處理器組件，移位寄存器，配置和檢測組件，RAM/ROM組件，Slice/CLB組件，G-tranceiver。下圖所示為UG799中對原語的分類列表。

項目中主要用到的原語與IO端口有關(guān)，所以基本在Input/Output Functions 和IO兩類中。下面著重介紹實際中所用到的幾個原語，芯片A7系列。

1. IBUF和IBUFDS（IO）

IBUF是輸入緩存，一般vivado會自動給輸入信號加上，IBUFDS是IBUF的差分形式，支持低壓差分信號（如LVCMOS、LVDS等）。在IBUFDS中，一個電平接口用兩個獨特的電平接口（I和IB）表示。一個可以認為是主信號，另一個可以認為是從信號。主信號和從信號是同一個邏輯信號，但是相位相反。

舉例說明：

LVDS_25的差分輸入的ADC數(shù)據(jù)。

IBUFDS #（ // 差分輸入原語，用于LVDS_25端口

.DIFF_TERM（“TRUE”），

.IOSTANDARD（“LVDS_25”）

） IBUFDS_ADC01 （

.O（ADC01_D［i］），

.I（ADC01_P_D［i］），

.IB（ADC01_N_D［i］）

）;

2. IDDR（Input/Output Functions）

被設(shè)計用來接收DDR數(shù)據(jù)，避免額外的時序復(fù)雜性。

舉例說明：

差分數(shù)據(jù)源經(jīng)過差分轉(zhuǎn)單端后，生產(chǎn)ADC01_D，在同步時鐘ADC01_DCO的驅(qū)動下，產(chǎn)生DDR數(shù)據(jù)adc01_a_d和adc01_b_d。

IDDR #（

.DDR_CLK_EDGE（“SAME_EDGE_PIPELINED”），

.INIT_Q1（1‘b0），

.INIT_Q2（1’b0），

.SRTYPE（“SYNC”）

） IDDR_ADC01_D （

.Q1（adc01_a_d），

.Q2（adc01_b_d），

.C（ADC01_DCO），

.CE（1‘b1），

.D（ADC01_D），

.R（1’b0），

.S（1‘b0）

）;

3. IBUFG和IBUFGDS（IO）

IBUFG即輸入全局緩沖，是與專用全局時鐘輸入管腳相連接的首級全局緩沖。所有從全局時鐘管腳輸入的信號必須經(jīng)過IBUF元，否則在布局布線時會報錯。 IBUFG支持AGP、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和 SSTL等多種格式的IO標準。

IBUFGDS是IBUFG的差分形式，當(dāng)信號從一對差分全局時鐘管腳輸入時，必須使用IBUFGDS作為全局時鐘輸入緩沖。IBUFG支持BLVDS、LDT、LVDSEXT、LVDS、LVPECL和ULVDS等多種格式的IO標準。

舉例說明：

差分時鐘芯片輸入的100MHz時鐘，作為FPGA的全局時鐘。

IBUFGDS #（

.DIFF_TERM （“TRUE” ），

.IBUF_LOW_PWR （“FALSE”）

） u_ibufg_clk_100 （

.I （FP_CLK_100M_P），

.IB （FP_CLK_100M_N），

.O （clk_100m ）

）;