通過以太網(wǎng)傳輸數(shù)據(jù)具有組網(wǎng)方便，擴展性好，傳輸距離遠等優(yōu)點，因此很多地方采用。目前實現(xiàn)以太網(wǎng)傳輸一般是使用CPU運行操作系統(tǒng)來完成，設計較為復雜。并且CPU在產(chǎn)生接口時序方面較為不便，很多時候需要用FPGA+CPU的方式。我們設計了一個網(wǎng)絡傳輸平臺，使用FPGA來控制硬件化的TCP／IP協(xié)議棧芯片來完成網(wǎng)絡傳輸，避免了由于使用CPU帶來的一些問題。同時平臺具有大容量的存儲器，剩余豐富的IO管腳，適合數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)傳輸?shù)膽谩?/p>

　　數(shù)據(jù)采集很多時候需要將數(shù)據(jù)傳輸?shù)竭h程計算機，也有些采集系統(tǒng)有很多采集點，比如火災傳感器，這就需要數(shù)據(jù)傳輸部分能夠方便地組網(wǎng)。在短距離內(nèi)USB傳輸和1394火線傳輸都是一個較為理想的方法，但涉及到遠距離傳輸和組網(wǎng)時，它們就不是那么方便了。所以很多時候通過以太網(wǎng)傳輸采集到的數(shù)據(jù)是一種較好的方式。目前設備實現(xiàn)聯(lián)網(wǎng)的做法一般是使用CPU運行操作系統(tǒng)，由操作系統(tǒng)里的軟件協(xié)議棧完成對TCP／IP協(xié)議的處理。這種方式需要編寫CPU與數(shù)據(jù)采集部分接口的驅動和網(wǎng)絡通訊的傳輸軟件，開發(fā)工作量較大，設計較為復雜。并且CPU在產(chǎn)生接口時序方面較為不便，很多時候需要用FPGA+CPU的方式：FPGA完成與數(shù)據(jù)采集部分接口時序的產(chǎn)生和數(shù)據(jù)的緩存，CPU完成數(shù)據(jù)傳輸。因為數(shù)據(jù)采集系統(tǒng)中經(jīng)常會使用FPGA，如果能用FPGA和少量易用的外圍器件實現(xiàn)網(wǎng)絡傳輸則是一種較為理想的方式。我們設計了一個網(wǎng)絡傳輸平臺，主要包括FPGA、DDR芯片和硬件化的網(wǎng)絡協(xié)議棧芯片，可以通過以太網(wǎng)和計算機通訊，將數(shù)據(jù)傳輸?shù)接嬎銠C中。

　　平臺結構包括硬件上的結構和FPGA邏輯結構。其結構如圖l所示。其中數(shù)據(jù)采集模塊是數(shù)據(jù)采集系統(tǒng)的傳輸平臺需要的一個模塊，但是目前沒有，可以根據(jù)實際需要進行開發(fā)。