資料介紹
AVS(Audio Video Coding STandard)是由我國數(shù)字音視頻標準工作組制定的具有自主知識產(chǎn)權(quán)的第二代音視頻壓縮準。AVS實行1 元專利費用的原則,相比其它音視頻編解碼標準具有編碼效率高、專利費用低、授權(quán)模式簡單等優(yōu)勢。AVS解碼器的結(jié)構(gòu)復雜、運算量較大,要在嵌入式平臺上實現(xiàn)實時解碼具有較大難度。在對解碼器性能優(yōu)化的過程中可以依據(jù)使用平臺對其進行匯編指令集的優(yōu)化或者針對解碼器的關(guān)鍵算法模塊進行改良,以上方法對解碼器性能的提高均有一定作用,本文提出一種利用嵌入式平臺的L1P Cache高速緩沖功能實現(xiàn)處理器對程序代碼的高效率訪問的方法,從而達到提高AVS解碼器性能的目的。
1 高速緩存Cache的應用
目前越來越多的編解碼算法采用DSP的方式實現(xiàn),隨著DSP芯片主頻的不斷攀升,存儲器的訪問速度日益成為系統(tǒng)性能提升的瓶頸。在現(xiàn)有的制造工藝下,片上存儲單元的增加將導致數(shù)據(jù)線負載電容的增加,影響到數(shù)據(jù)線上信號的開關(guān)時間,這意味著片上高速存儲單元的增加將是十分有限的。為了解決存儲器速度與CPU內(nèi)核速度不匹配的問題,高性能的CPU普遍采用高速緩存(Cache)機制。
以TI的C64x DSP為例,存儲器系統(tǒng)由片內(nèi)存儲器和片外存儲器兩部分組成。其中,片內(nèi)存儲器采用兩級緩存結(jié)構(gòu),第1級L1距離DSP核最近,數(shù)據(jù)訪問速度最快,可以達到每秒600Mbyte,只能作為不能尋址的Cache使用,由相互獨立的L1P和L1D 組成。
L1P Cache是處理器訪問程序代碼的高速緩沖存儲器,大小為16 kbyte,采用直接映射方式,每行大小32byte;L1D Cache是處理器訪問數(shù)據(jù)的高速緩沖存儲器,大小為16 kbyte,采用2路映射,每行大小為64byte。第2級L2是一個統(tǒng)一的程序/數(shù)據(jù)空間,可以整體作為SRAM映射到存儲空間,也可以作為Cache和SRAM按比例的一種組合。L2與L1之間的數(shù)據(jù)交互速率為每秒300 Mbyte,L2與SDRAM之間的數(shù)據(jù)交換速率為每秒100 Mbyte。片外存儲器是第3級,一般由SDRAM構(gòu)成。L1、L2和片外SDRAM構(gòu)成了整個存儲器系統(tǒng)的層次結(jié)構(gòu)。C64X的兩級緩存結(jié)構(gòu)若能運用恰當,將能極大地提高程序性能。
根據(jù)圖1的三層次的存儲器系統(tǒng), C64X讀取程序代碼時,先查看1級緩存L1,若L1已緩存了所需代碼,則直接從L1讀取;若L1沒有該代碼的緩存,則訪問2級緩存L2;若L2也沒有,則通過EMIF接口訪問外部SDRAM,把所需代碼從外部SDRAM拷貝到L2緩存區(qū),再從L2緩存區(qū)拷貝到L1,最后由DSP內(nèi)核取得。

圖1 三層次的存儲器系統(tǒng)(圖中B代表byte)
研究表明,采用這種多級緩存的架構(gòu)可以達到采用完全片上存儲器結(jié)構(gòu)的系統(tǒng)約80%的執(zhí)行效率。本文致力于更深入地研究Cache的機制,對算法的數(shù)據(jù)結(jié)構(gòu)、處理流程以及程序結(jié)構(gòu)等進行優(yōu)化,以提高Cache的命中率,更有效地發(fā)揮Cache的作用,從而達到提高解碼器運行效率的目的。
2 基于Cache的視頻解碼算法實現(xiàn)
為了克服上述不足,本文通過更改視頻解碼算法的實現(xiàn)架構(gòu),充分利用Cache中L1P,減少CPU讀取程序代碼的缺失次數(shù),提高解碼程序的執(zhí)行效率。
在具體實施過程中,本文根據(jù)L1P的容量和程序中各個功能單元代碼的大小,將圖2中的功能單元分為四個模塊,每個模塊代碼大小均小于16 kbyte,各模塊所包含的功能單元為:模塊A,讀入一個宏塊;模塊B,熵解碼、反掃描、反量化、反變換;模塊C,重建;模塊D,環(huán)路濾波。
一個視頻宏塊只有遍歷這四個模塊之后才算最終完成解碼,各個模塊之間傳遞的中間數(shù)據(jù)如果放置在片外SDRAM中,勢必影響下一個模塊獲取數(shù)據(jù)的速度,如果數(shù)據(jù)放置在片內(nèi)SRAM中,由于片內(nèi)RAM空間有限不能存儲整幀數(shù)據(jù)。所以權(quán)衡考慮,每個模塊完成一個宏塊行(假設(shè)一幅圖像包含有M個宏塊行,每行有N個宏塊)的解碼后再交給下一個模塊處理,這樣既可以將中間數(shù)據(jù)放置在片內(nèi)又可以充分利用L1P,減少各個模塊之間的代碼沖刷,直到M 個宏塊行全部處理完畢,這樣就得到一幀數(shù)據(jù)的解碼圖像。
1 高速緩存Cache的應用
目前越來越多的編解碼算法采用DSP的方式實現(xiàn),隨著DSP芯片主頻的不斷攀升,存儲器的訪問速度日益成為系統(tǒng)性能提升的瓶頸。在現(xiàn)有的制造工藝下,片上存儲單元的增加將導致數(shù)據(jù)線負載電容的增加,影響到數(shù)據(jù)線上信號的開關(guān)時間,這意味著片上高速存儲單元的增加將是十分有限的。為了解決存儲器速度與CPU內(nèi)核速度不匹配的問題,高性能的CPU普遍采用高速緩存(Cache)機制。
以TI的C64x DSP為例,存儲器系統(tǒng)由片內(nèi)存儲器和片外存儲器兩部分組成。其中,片內(nèi)存儲器采用兩級緩存結(jié)構(gòu),第1級L1距離DSP核最近,數(shù)據(jù)訪問速度最快,可以達到每秒600Mbyte,只能作為不能尋址的Cache使用,由相互獨立的L1P和L1D 組成。
L1P Cache是處理器訪問程序代碼的高速緩沖存儲器,大小為16 kbyte,采用直接映射方式,每行大小32byte;L1D Cache是處理器訪問數(shù)據(jù)的高速緩沖存儲器,大小為16 kbyte,采用2路映射,每行大小為64byte。第2級L2是一個統(tǒng)一的程序/數(shù)據(jù)空間,可以整體作為SRAM映射到存儲空間,也可以作為Cache和SRAM按比例的一種組合。L2與L1之間的數(shù)據(jù)交互速率為每秒300 Mbyte,L2與SDRAM之間的數(shù)據(jù)交換速率為每秒100 Mbyte。片外存儲器是第3級,一般由SDRAM構(gòu)成。L1、L2和片外SDRAM構(gòu)成了整個存儲器系統(tǒng)的層次結(jié)構(gòu)。C64X的兩級緩存結(jié)構(gòu)若能運用恰當,將能極大地提高程序性能。
根據(jù)圖1的三層次的存儲器系統(tǒng), C64X讀取程序代碼時,先查看1級緩存L1,若L1已緩存了所需代碼,則直接從L1讀取;若L1沒有該代碼的緩存,則訪問2級緩存L2;若L2也沒有,則通過EMIF接口訪問外部SDRAM,把所需代碼從外部SDRAM拷貝到L2緩存區(qū),再從L2緩存區(qū)拷貝到L1,最后由DSP內(nèi)核取得。

圖1 三層次的存儲器系統(tǒng)(圖中B代表byte)
研究表明,采用這種多級緩存的架構(gòu)可以達到采用完全片上存儲器結(jié)構(gòu)的系統(tǒng)約80%的執(zhí)行效率。本文致力于更深入地研究Cache的機制,對算法的數(shù)據(jù)結(jié)構(gòu)、處理流程以及程序結(jié)構(gòu)等進行優(yōu)化,以提高Cache的命中率,更有效地發(fā)揮Cache的作用,從而達到提高解碼器運行效率的目的。
2 基于Cache的視頻解碼算法實現(xiàn)
為了克服上述不足,本文通過更改視頻解碼算法的實現(xiàn)架構(gòu),充分利用Cache中L1P,減少CPU讀取程序代碼的缺失次數(shù),提高解碼程序的執(zhí)行效率。
在具體實施過程中,本文根據(jù)L1P的容量和程序中各個功能單元代碼的大小,將圖2中的功能單元分為四個模塊,每個模塊代碼大小均小于16 kbyte,各模塊所包含的功能單元為:模塊A,讀入一個宏塊;模塊B,熵解碼、反掃描、反量化、反變換;模塊C,重建;模塊D,環(huán)路濾波。
一個視頻宏塊只有遍歷這四個模塊之后才算最終完成解碼,各個模塊之間傳遞的中間數(shù)據(jù)如果放置在片外SDRAM中,勢必影響下一個模塊獲取數(shù)據(jù)的速度,如果數(shù)據(jù)放置在片內(nèi)SRAM中,由于片內(nèi)RAM空間有限不能存儲整幀數(shù)據(jù)。所以權(quán)衡考慮,每個模塊完成一個宏塊行(假設(shè)一幅圖像包含有M個宏塊行,每行有N個宏塊)的解碼后再交給下一個模塊處理,這樣既可以將中間數(shù)據(jù)放置在片內(nèi)又可以充分利用L1P,減少各個模塊之間的代碼沖刷,直到M 個宏塊行全部處理完畢,這樣就得到一幀數(shù)據(jù)的解碼圖像。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- BCH編解碼器在NAND Flash主控中的研究與優(yōu)化實現(xiàn)
- 立體聲解碼器的基本原理技術(shù)文檔分享 6次下載
- C64x視頻設(shè)備的差異基于DSP平臺運行的不同的TMS320C64x+編碼解碼器 4次下載
- AVS視頻編解碼在TMS320C6455上的實現(xiàn) 2次下載
- 基于定點DSP的MP3實時解碼器的設(shè)計與實現(xiàn) 8次下載
- 基于CEVA平臺的WMV視頻解碼器優(yōu)化 0次下載
- 基于MIPS處理器的AMR-WB語音解碼器優(yōu)化 13次下載
- AVS游程解碼反掃描反量化和反變換優(yōu)化設(shè)計 0次下載
- 應用于AVS視頻解碼器的VLD設(shè)計 41次下載
- 有效的golomb解碼器設(shè)計 29次下載
- AVS游程解碼、反掃描、反量化和反變換優(yōu)化設(shè)計
- NEON音頻編解碼器優(yōu)化技術(shù)
- 國標AVS解碼軟件源代碼
- 基于DTMF的解碼器設(shè)計
- TD-SCDMA Turbo 解碼器設(shè)計
- 無線網(wǎng)解碼器怎么連接 501次閱讀
- 解碼器和控制器區(qū)別是什么 575次閱讀
- 控制器解碼器的使用方法 648次閱讀
- 遙控器解碼器怎么使用 1028次閱讀
- 全景聲解碼器 449次閱讀
- 神經(jīng)編碼器-解碼器模型的歷史 922次閱讀
- 基于 Transformers 的編碼器-解碼器模型 928次閱讀
- 基于 RNN 的解碼器架構(gòu)如何建模 847次閱讀
- 基于VPM642板卡和DSP實現(xiàn)AVS解碼軟件的優(yōu)化應用 3945次閱讀
- 二進制解碼器到底是什么 6269次閱讀
- ADC和DAC、DSP!解碼器和獨立DAC 2.7w次閱讀
- 什么是視頻解碼器_有什么用 3w次閱讀
- 分析了各主流編解碼器的優(yōu)勢與不足,并對編解碼器的選擇給出建議 1.4w次閱讀
- dmx512解碼器怎么接線?dmx512解碼器接線圖 8.8w次閱讀
- 音頻編解碼器技術(shù) 5015次閱讀
下載排行
本周
- 1DC電源插座圖紙
- 0.67 MB | 2次下載 | 免費
- 2AN158 GD32VW553 Wi-Fi開發(fā)指南
- 1.51MB | 2次下載 | 免費
- 3AN148 GD32VW553射頻硬件開發(fā)指南
- 2.07MB | 1次下載 | 免費
- 4AN111-LTC3219用戶指南
- 84.32KB | 次下載 | 免費
- 5AN153-用于電源系統(tǒng)管理的Linduino
- 1.38MB | 次下載 | 免費
- 6AN-283: Σ-Δ型ADC和DAC[中文版]
- 677.86KB | 次下載 | 免費
- 7SM2018E 支持可控硅調(diào)光線性恒流控制芯片
- 402.24 KB | 次下載 | 免費
- 8AN-1308: 電流檢測放大器共模階躍響應
- 545.42KB | 次下載 | 免費
本月
- 1ADI高性能電源管理解決方案
- 2.43 MB | 450次下載 | 免費
- 2免費開源CC3D飛控資料(電路圖&PCB源文件、BOM、
- 5.67 MB | 138次下載 | 1 積分
- 3基于STM32單片機智能手環(huán)心率計步器體溫顯示設(shè)計
- 0.10 MB | 130次下載 | 免費
- 4使用單片機實現(xiàn)七人表決器的程序和仿真資料免費下載
- 2.96 MB | 44次下載 | 免費
- 53314A函數(shù)發(fā)生器維修手冊
- 16.30 MB | 31次下載 | 免費
- 6美的電磁爐維修手冊大全
- 1.56 MB | 24次下載 | 5 積分
- 7如何正確測試電源的紋波
- 0.36 MB | 17次下載 | 免費
- 8感應筆電路圖
- 0.06 MB | 10次下載 | 免費
總榜
- 1matlab軟件下載入口
- 未知 | 935121次下載 | 10 積分
- 2開源硬件-PMP21529.1-4 開關(guān)降壓/升壓雙向直流/直流轉(zhuǎn)換器 PCB layout 設(shè)計
- 1.48MB | 420062次下載 | 10 積分
- 3Altium DXP2002下載入口
- 未知 | 233088次下載 | 10 積分
- 4電路仿真軟件multisim 10.0免費下載
- 340992 | 191367次下載 | 10 積分
- 5十天學會AVR單片機與C語言視頻教程 下載
- 158M | 183335次下載 | 10 積分
- 6labview8.5下載
- 未知 | 81581次下載 | 10 積分
- 7Keil工具MDK-Arm免費下載
- 0.02 MB | 73810次下載 | 10 積分
- 8LabVIEW 8.6下載
- 未知 | 65988次下載 | 10 積分
評論